命令実行を利用したプロセッサ制御回路のBISTの提案
スポンサーリンク
概要
- 論文の詳細を見る
LSIテストの総コストを比較的小さく抑えることのできる方法として,BIST(Built-In-Self Test)法が脚光を浴びているが,ランダムロジックで構成されたプロセッサ制御回路(以下,制御回路という)に関するBISTは,ほとんど提案されていない.本稿では,制御回路を対象としたBISTの一方式を提案する.この方式では,状態を設定する手続きを省く目的から,制御回路の持つ命令実行の機能を積極的に利用し,かつ,入力と状態との各組の生起確率を極力平等化する目的から,入力パタンに重み付けを行う.
- 一般社団法人情報処理学会の論文
- 1993-09-27
著者
関連論文
- ペンドラムテストにより取得される膝関節運動の個人差軽減手法に関する提案 : 痙縮を対象として(生体工学)
- ペンドラムテストにおける個人差軽減手法に関する提案 : 痙縮を対象として
- ペンドラムテストにおける個人差の影響の軽減手法 : 健常者の場合
- 一般口演I-4 ペンドラムテストに対する個人差の影響軽減の試み : 健常者を対象にして(第28回中国四国支部大会抄録)
- う回ルーチングを行う分散形交換ネットワークの性能評価
- シャッフル型ネットワークにおける形態とパケット伝送遅延の関係
- 分散形交換ネットワークのリンク故障時の性能比較
- ミニコンピュータ複合体とそのオペレーティング・システム
- ペンドラムテストモデルを利用した膝関節痙縮の定量評価
- 2つの一軸加速度センサを用いた膝関節角加速度計の精度の検討
- 下腿部電気インピーダンスによる歩行分析(3部 評価・診断)
- 13.肢体不自由者の職業能力評価装置の開発(第22回日本リハビリテーション医学会総会)(地域医療・福祉・社会)
- α系亢進とγ系亢進とを分離して評価できるペンドラムテストモデル
- 痙縮患者を対象としたペンドラムテストモデルの精度改善
- 痙縮患者を対象としたペンドラムテストモデルの精度改善
- 脛骨神経を電気刺激したときの足部の反射モデル
- 7.脛骨神経刺激で誘発される反射の生成機序(電気生理)(第25回日本リハビリテーション医学会総会)
- 5. 脛骨神経を電気刺激して誘発される反射の測定法(電気生理)(第24回日本リハビリテーション医学会総会)
- PS86.加速度計を用いたアキレス腱反射定量化の試み(基礎医学)(第19回日本リハビリテーション医学会総会)
- 加速度計を用いたアキレス腱反射の定量的評価
- 筋力-周波数曲線によるα興奮性の評価法
- 描画時合成方式と表示時合成方式とを併用したマルチウィンドウ合成方式
- 非長方形ウィンドウの高速操作機能を備えたマルチウィンドウシステムの実現法
- DRAMセルアレーを用いた動画像用アフィン変換器の一構成法
- マルチホームネットワークにおける透過的な動的トラヒック分散(:インターネット応用システムの構築と運用管理)
- IDENT代理サーバによるリモートアクセスユーザ認証機構
- IDENT代理サーバによるリモートアクセスユーザ認証機構
- CMOS D フリップフロップのカスケード接続により構成したシンクロナイザの性能評価式
- CMOSにより構成したシンクロナイザの性能評価式
- CMOSにより構成したシンクロナイザの性能評価式
- CMOSにより構成したシンクロナイザの性能評価式
- シンクロナイザの一性能評価法
- シンクロナイザの性能評価
- 仕様を利用した非同期式順序回路のタイミング検証 : 詳細に検証すべき状態遷移の絞り込み
- 仕様を利用したタイミング検証 : 詳細に検証すべき状態・入力変化対の絞り込み
- LAN, MANにおける波長分割多重方式パケット交換網の最適化
- EDDコネクション設定制御方式における遅延余裕の一割当法 : 最悪リンク遅延に比例した割当て
- EDDコネクション設定制御方式における遅延余裕の一割当て法
- ルーチングマトリクスを有するFPGAの配線領域の検査法 (テストと設計検証論文特集)
- テーブル参照型FPGAにおける論理ブロックの検査法
- テーブル参照型FPGAのテスト
- 競合処理用ジョセフソンフリップフロップの一構成法
- 同一構造の二つの機能ブロックを用いた長方形動画像用アフィン変換器
- 同一構造の二つの機能ブロックを用いた長方形動画像用アフィン変換器
- 同一構造の二つの機能ブロックを用いた長方形動画像用アフィン変換器
- CMOS Dフリップフロップにおけるメタステーブル動作の組織的軽減法
- 長方形動画像のための1アフィン変換法
- 機能モジュールを用いた動画像用アフィン変換器
- 帰還を用いたメタステーブル動作持続期間の短縮法
- 多出力組合せ論理回路の局所全数テストのための最小テスト集合の生成 : M系列発生器とEXORゲートを用いて
- 狭窄部を有する冠血流動態のモデル解析
- 複数クラスのトラヒックをもつパケット交換ネットワークの設計アルゴリズム : End-to-End 遅延を考慮した容量・優先度・フロー割当て
- 命令実行を利用したプロセッサ制御回路のBISTの提案
- プロセッサ制御回路におけるシ-ケンサのテスト集合生成法
- 命令実行により検査するときのプロセッサ制御回路のテスト生成問題
- 順序回路の代数的仕様とその検証 : モジュール数がパラメータ化されている場合
- メタステーブル動作を模擬するための CMOS NOR ゲートモデル
- 同期式回路スケジューリング法に基づいた非同期式回路設計のための依存性グラフ作成法
- 分散形データベースシステムにおける同時実行制御の一方法
- 非同期式プロセッサ設計のための依存性グラフのパイプライン化アルゴリズム
- 岡山大学における基幹ネットワークの構成と運用
- 代数的手法を用いた順序回路の段階的設計における実現検証
- 代数的手法を用いた順序回路の段階的設計における実現検証
- 相互排他処理機能の依存性グラフ表現とその2相式非同期回路による実現
- 相互排他処理機能の依存性グラフ表現とその2相式非同期回路による実現
- 依存性グラフで表現された調停動作の2相式同期回路への変換方法