パイプライン計算機における分岐仮実行方式
スポンサーリンク
概要
- 論文の詳細を見る
高速演算を指向したパイプライン計算機において、分岐命令の存在はプログラム実行速度向上の大きな弊害となっている。特に、今後の高速クロックによるパイプライン段数の増加(superpipeline)や複数命令発行による内部並列度の増加(superscalar)、等によってより深刻な問題となってくる。そこで、本稿ではパイプライン計算機における一般的な解である分岐予測をさらに拡張して、分岐命令の結果を待たずに先行して後続命令の実行を行なうための方式を提案し、その性能について評価したので報告する。
- 一般社団法人情報処理学会の論文
- 1990-09-04
著者
-
西 直樹
日本電気(株)c&cシステム研究所
-
大沢 謙二
日本電気技術情報システム開発(株)
-
中崎 良成
日本電気(株)c&c研究所
-
中崎 良成
日本電気(株)
-
丸島 敏一
日本電気(株)C&Cシステム研究所
-
丸島 敏一
日本電気(株)c&cシステム研究所
関連論文
- 逐次型推論マシンCHI小型化版の設計思想
- COBOLマシンの評価
- COBOLマシンとその設計思想 : アーキテクチャについて
- COBOLマシンとその設計思想 : ハードウェア構成について
- アーキテクチャと集積回路はいかに協創すべきか(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- アーキテクチャと集積回路はいかに協創すべきか(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- ユーザ・カーネル間の協調スケジューリング
- パイプライン計算機における分岐仮実行方式
- マルチプロセッサスーパコンピュータPHIの研究開発 マルチプロセッサスーパコンピュータPHIにおける拡張記憶システム (マルチプロセッサスーパコンピュータPHIの研究開発)
- スーパスカラプロセッサにおけるレジスタ分割方式
- 87-20 スーパコンピュータCHoPPの基本動作原理
- スーパーコンピュータを利用した階層記憶シミュレーションについて
- 4. マイクロプログラム技術の応用 4.2 専用マシンにおけるマイクロプログラム技術 (<特集>マイクロプログラム技術)
- 逐次型推論マシンCHIの性能評価
- 逐次型推論マシンCHI小型化版のハードウェア
- 逐次型推論マシンCHI小型化版のアーキテクチャ
- HSDPAコプロセッサ拡張用スケーラブルバスインタフェース(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- 86-18 Prolog マシンの性能評価
- アーキテクチャと回路協調のあり方と今後の展望(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- アーキテクチャと回路協調のあり方と今後の展望(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)