HSDPAコプロセッサ拡張用スケーラブルバスインタフェース(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
スポンサーリンク
概要
- 論文の詳細を見る
本稿では, W-CDMAベースバンドプロセッサのHSDPAコプロセッサ拡張用に開発したスケーラブルバスについて報告する.HSDPA追加によるバス及びCPUの負荷率増大を軽減するために, 制御情報転送用と送受信データバースト転送用の2つのバスを用いたマルチマスタバス接続方式を開発した.この接続方式を用いることによって, 今後予想される機能拡張性や1チップ化に向けての柔軟性を持ちながら, 従来の外部メモリバスを用いた接続構成に比べてバス占有率を66%削減することができた.さらに, 本方式効果とMAC処理アクセラレータ化により45%のCPU負荷削減を達成した.
- 社団法人電子情報通信学会の論文
- 2005-12-08
著者
-
井倉 裕之
日本電気(株)システムipコア研究所
-
西 直樹
日本電気(株)c&cシステム研究所
-
西 直樹
日本電気(株)システムデバイス研究所
-
竹内 俊樹
日本電気(株)システムIPコア研究所
-
橋本 剛
NECエレクトロニクス(株)
-
津村 聡一
日本電気(株)モバイルターミナル事業本部
関連論文
- アーキテクチャと集積回路はいかに協創すべきか(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- アーキテクチャと集積回路はいかに協創すべきか(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- パイプライン計算機における分岐仮実行方式
- マルチプロセッサスーパコンピュータPHIの研究開発 マルチプロセッサスーパコンピュータPHIにおける拡張記憶システム (マルチプロセッサスーパコンピュータPHIの研究開発)
- スーパスカラプロセッサにおけるレジスタ分割方式
- 87-20 スーパコンピュータCHoPPの基本動作原理
- スーパーコンピュータを利用した階層記憶シミュレーションについて
- C-12-12 W-CDMAベースバンドLSI向けMAC処理アクセラレータの適用(C-12.集積回路B(ディジタル),一般講演)
- HSDPAコプロセッサ拡張用スケーラブルバスインタフェース(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- アーキテクチャと回路協調のあり方と今後の展望(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
- アーキテクチャと回路協調のあり方と今後の展望(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)