逐次型推論マシンCHI小型化版のハードウェア

スポンサーリンク

概要

論文の詳細を見る
通産省第5世代計算機プロジェクトの一環として、高性能PrologマシンCHIの小型化版を開発中である。小型化版CHIは、使用素子をCMLからTTLとCMOSに変更し、1メガビットDRAMを採用することで、デスクサイド・タイプの計算機システムにする予定である。しかし、使用素子を高速のCMLからTTLとCMOSに変更したため、マシン・サイクル・タイムが増加した。マシン・サイクル・タイムの増加は、小型化版CHIの性能を低下する。本稿では、CML版CHIと同性能にすることを目標に、小型化版CHIで新たに導入したハードウェア機能について報告する。
一般社団法人情報処理学会の論文
1986-10-01

著者

関連論文

もっと見る

スポンサーリンク