MPIとマルチスレッドによる静的タイミング解析の並列処理

概要

論文の詳細を見る
近年集積回路の性能向上はめざましく、回路規模もそれにつれて増大している。また、回路規模の増大にともなってCAD(Computer Aided Design)ツールの処理時間も増大し、高速化が望まれている。本研究では、特に処理時間がかかる静的タイミング解析を対象として、その並列化について検討し、近年安価に入手可能である共有メモリ型マルチプロセッサのWS(ワークステーション)クラスタ上で静的タイミング解析プログラムを実装する。静的タイミング解析とは、設計した回路の遅延時間を計算し、回路中のFF(フリップフロップ)間が、正常な動作をするかを解析するLSI-CADアプリケーションの一種である。また、マルチスレッドライブラリとMP(Message Passing Interface)ライブラリを併用する事により、各ライブラリの効率的な使用方法を提案する。並列化によって、2つのプロセッサを持つマルチプロセッサマシン2台で約2.6倍の台数効果を得た。
一般社団法人情報処理学会の論文
2000-03-02