YAWARA : 自己最適化計算機システム・プロジェクト
スポンサーリンク
概要
- 論文の詳細を見る
我々はYAWARAプロジェクトにおいて,ハードウェア・ソフトウェアの両面にわたる究極の動的最適化システムの実現を目指している.なお進みつつある半導体集積化技術に伴う豊富な回路資源を背景とし,従来並列化に馴染みにくかった一般のアプリケーションまでを高速化することを目標としている.本稿では,YAWARAプロジェクトについて,初期の検討内容から最近の成果までを概観する.YAWARAの基本思想「メタレベル計算原理」は,第三の観測者を設けることで客観的かつ効果的な最適化効果を得ることにある.計算機システムとしての具体的な構成は,当初再構成可能ハードウェアを前提としたが,現実性の観点からスレッドを単位とする再構成(スレッドレベルの再構成システム)に変遷している.現在,我々は,投機的マルチスレッド実行手法として提案した2パス限定投機方式をYAWARAの実証モデルとして採用し,シミュレータを始めとする評価環境を構築して効果の実証を行おうとしている.
- 社団法人電子情報通信学会の論文
- 2009-09-10
著者
-
大津 金光
宇都宮大学工学部情報工学科
-
横田 隆史
宇都宮大学工学部情報工学科
-
馬場 敬信
宇都宮大学工学部情報工学科
-
馬場 敬信
宇都宮大学大学院工学研究科
-
馬場 敬信
宇都宮大学
-
大津 金光
宇都宮大学大学院工学研究科
-
横田 隆史
宇都宮大学
-
馬場 敬信
宇都宮大
-
大津 金光
宇都宮大学
-
大津 金光
宇都宮大
-
Yokota Takashi
The Author Is With Advanced Technology R&d Center Mitsubishi Electric Corp.
関連論文
- 3K-7 バイナリレベル変数解析に基づいた自動並列化システムの開発(チップマルチプロセッサと並列化技術,学生セッション,アーキテクチャ)
- 3K-6 パスベーススレッド分割手法に基づいた自動並列化システムの実装(チップマルチプロセッサと並列化技術,学生セッション,アーキテクチャ)
- 3K-4 グラフ理論に基づくスレッド分割手法におけるループ展開の適用検討(チップマルチプロセッサと並列化技術,学生セッション,アーキテクチャ)
- 3K-3 ループ並列化における命令移動によるデータ依存同期待ち削減法の検討(チップマルチプロセッサと並列化技術,学生セッション,アーキテクチャ)
- 3K-2 拡張容易なCMPシミュレータの電力評価環境構築(チップマルチプロセッサと並列化技術,学生セッション,アーキテクチャ)
- 5K-6 2パス限定投機システムの提案 : スレッドコード生成処理系(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- 4N-4 Cell Broadband EngineにおけるSPEC CFP2000の並列化(マルチスレッドと分岐予測,学生セッション,アーキテクチャ)
- 5K-5 2パス限定投機システムの提案 : メモリアクセス機構(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- 2K-5 PISA based VLIW Processorへの割込み/例外制御機能の実装(プロセッサ設計とメモリシステム,学生セッション,アーキテクチャ)
- 6ZD-5 次世代マルチコアプロセッサ開発のためのPS3クラスタシステムの構築(ネットワークと専用アーキテクチャ,学生セッション,アーキテクチャ)
- 広域情報を用いた迂回ルーティング手法の検討(コンピュータシステムの設計・検証技術及び一般,デザインガイア2008-VLSI設計の新しい大地)
- 大域的な情報を用いる相互結合網方式Cross-Line(相互結合網)
- 動的な情報を用いたルーティングアルゴリズムCross-Lineの検討(ネットワークとプロセッサ)
- YAWARA : 自己最適化計算機システム・プロジェクト
- プログラム実行パスに基づいた投機スレッド分割
- 5K-4 2パス限定投機システムの提案 : マルチスレッド制御機構(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- 5K-3 2パス限定投機システムの提案 : スレッド実行機構(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- 5K-1 動的最適化のためのハードウェアホットパス検出機構(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- 4K-3 ホットループパス検出機構おける動的最適化に向けたパラメータの検討(HPCと高速化,学生セッション,アーキテクチャ)
- 2K-8 CMPにおけるキャッシュメモリ階層構成の違いによる電力性能評価(プロセッサ設計とメモリシステム,学生セッション,アーキテクチャ)
- 2K-6 PISA based VLIW Processor向けクロス環境の構築(プロセッサ設計とメモリシステム,学生セッション,アーキテクチャ)
- プログラムループの実行頻度分布に関する一考察(研究速報)
- セルオートマトンによる大規模相互結合網シミュレーションの試み(通信システム, デザインガイア2005-VLSI設計の新しい大地を考える研究会--コンピュータシステムの設計・検証技術及び一般-)
- ループパスに基づいたプログラムの挙動解析(コンピュータシステムの設計・検証技術及び一般,デザインガイア2008-VLSI設計の新しい大地)
- 3N-2 Pthreadを用いたMRI画像再構成アプリケーションの高速化(ハイパフォーマンスコンピューティング,学生セッション,アーキテクチャ)
- 商用マルチコアプロセッサ向けクラスタ化パイプラインマルチスレッド実行
- ループ構造を考慮したパスベーススレッド分割手法の検討(コンピュータシステムの設計・検証技術及び一般,デザインガイア2008-VLSI設計の新しい大地)
- 相互結合網のスケール効果に関する初期評価(ARC-6:通信およびコンテスト報告,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- 6N-5 パスに含まれる命令数を考慮したハードウェアホットループパス検出機構(数値計算とコンパイラ技術,学生セッション,アーキテクチャ)
- 4N-5 ループに限定したハードウェアホットパス検出機構(マルチスレッドと分岐予測,学生セッション,アーキテクチャ)
- 4N-3 グラフ理論に基づくスレッド分割手法の適用検討(マルチスレッドと分岐予測,学生セッション,アーキテクチャ)
- 4N-2 ループ分割により関数境界を越えたパスベーススレッド分割手法の検討(マルチスレッドと分岐予測,学生セッション,アーキテクチャ)
- 4N-1 ループ細分を適用したパスベーススレッド分割手法の初期評価(マルチスレッドと分岐予測,学生セッション,アーキテクチャ)
- 2N-2 広域情報を用いたルーティングアルゴリズムの汎用シミュレータへの実装(相互結合網,学生セッション,アーキテクチャ)
- 2N-1 実通信パターンを用いた相互結合網の過渡応答の評価(相互結合網,学生セッション,アーキテクチャ)
- 1A-1 動的バイナリ変換処理のためのユーザーレベルホットスポット検出システム(アーキテクチャとデザイン,一般セッション,アーキテクチャ)
- プログラムの実行挙動と分岐予測性能を表現するエントロピーの提案(プロセッサアーキテクチャ)
- エントロピーによるメモリアクセス特性の表現とキャッシュ性能(ARC-2 : キャッシュメモリ,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 複雑なループの制御に対応したバイナリコード自動並列化処理の実装(プログラム解析)
- ループに限定したハードウェアホットパス検出機構(プログラム解析)
- 相互結合網の転送パターンと定常・非定常性能について
- エントロピー・スロットリング : 相互結合網のパケット移動度に着目した輻輳制御手法(ネットワーク)
- セルオートマトンによる相互結合網の間欠的な輻輳の解析(ARC-6:相互結合網,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- セルオートマトンによる相互結合網の輻輳の解析(システム性能評価)
- 2パス限定投機方式の提案(プロセッサアーキテクチャ)
- チップマルチVLIWのための拡張性を重視したシミュレーション環境(自律・並列分散システムにおける動的最適化, 自律協調システム及び一般)
- 分岐予測器における予測性能とエントロピー(一般セッションF Funny Architecture II)
- CHA-MEN : スケジューラ協調開発を支援するVLIWシミュレーション環境(プロセッサアーキテクチャ及び関連技術, デザインガイア2005-VLSI設計の新しい大地を考える研究会--コンピュータシステムの設計・検証技術及び一般-)
- 計算グリッド向けフォールトトレラントシステムEagleの提案と初期評価(グリッド)
- 投機的マルチスレッド実行のための限定的2パス予測方式の検討(マルチスレッド実行とプロセッサアーキテクチャ)
- 投機的コヒーレンス制御機構SCCMの性能解析(ARC-8:メモリシステム)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
- 投機的コヒーレンス制御にともなうネットワークトラフィックの評価
- CC-NUMA型並列計算機ノードのSOC化に関する考察
- DSMシステムにおける投機的コヒーレンス制御機構の提案と評価
- DSMシステムにおける投機的コヒーレンス制御機構の提案と評価
- 並列計算機ノードのシステムオンチップ化とその性能
- 3H-3 システムオンチップ化ノードで構成する並列計算機の初期的検討
- 2パス限定投機システムにおける投機的メモリアクセスの検討(2010年並列/分散/協調処理に関する『金沢』サマー・ワークショップSWoPP2010)
- 相互結合網の転送パターンと定常・非定常性能について
- 5M-5 2パス限定投機システムPALSの評価環境 : システムシミュレータ(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 4M-5 パスベーススレッド分割手法に基づく自動並列化処理の実装(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 1H-7 FPGAを用いた手書き漢字認識ニューラルネットの認識率に関する考察
- 自己組織化学習アルゴリズムのFPGAシステムによる高速化
- 自己組織化学習アルゴリズムのFPGAシステムによる高速化
- 自己組織化学習アルゴリズムのFPGAシステムによる高速化
- FPGAを用いた手書き漢字認識ニューラルネットのハードウェア支援
- 5M-2 2パス限定投機システムのハードウェア設計 : メモリアクセス機構(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 5M-7 H.264デコーダにおける2パス限定投機方式の適用検討(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 実行時最適化に向けたソフトウェアパスプロファイリング手法の検討
- パスプロファイルによるホットパス検出とオーバーヘッドの評価
- 大域的情報伝達による耐故障性ルーティングアルゴリズムの検討(ネットワーク技術,わくわくする先端的コンピュータシステム技術と一般)
- バイナリレベル変数解析に基づいた自動並列化処理の初期評価(システムアーキテクチャ2,デザインガイア2010-VLSI設計の新しい大地-)
- 1N-2 パスベーススレッド分割による並列実行性能の評価(システム評価,学生セッション,ソフトウェア科学・工学,情報処理学会創立50周年記念)
- 5M-6 2パス限定投機システムPALSの評価環境 : 言語処理系(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 5M-3 2パス限定投機システムのハードウェア設計 : マルチスレッド制御機構(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 5M-1 2パス限定投機方式における動的最適化適用可能性の検討(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 4M-4 バイナリレベル変数解析に基づいた自動並列化システムの実装(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 4M-1 グラフ理論に基づくスレッド分割おけるループ性能向上法(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 2M-7 広域情報によるTurn-Modelの高性能化(ネットワークアーキテクチャ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 2パス限定投機方式を実現するマルチコアプロセッサPALSの提案(高性能コンピュータシステム,デザインガイア2009-VLSI設計の新しい大地-)
- 準広域情報を用いるルーティングアルゴリズムの改善検討
- 家電環境で状況に応じた連携サービスを提示するインタフェースエージェント
- Recover-x適応ルーティング(並列処理)
- 並列デッドロック回復ルータRecover-xの性能評価
- RTL設計による並列計算機ルータの評価
- 2H-8 逐次コードにおける複数パス投機実行のためのスレッド生成
- MPIとマルチスレッドによる静的タイミング解析の並列処理
- MPIとマルチスレッドによる静的タイミング解析の並列処理
- WSクラスタを用いた並列論理回路タイミング解析の高速化
- 間歇的プロファイリングの提案とSPECint95による評価(ARC-2:シミュレーション技術)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
- 線形近似を用いた受信メッセージ予測
- 受信メッセージ予測法によるMPI受信処理の高速化
- 受信メッセージ予測法における予測方式の検討
- 2000-ARC-139-13 異なるプラットフォームにおける受信メッセージ予測法の性能評価
- A-NETマルチコンピュータにおける仮想時間を用いた性能評価法とその実現 (並列処理)
- 3F-4 複数プラットフォーム上での受信メッセージ予測法の評価
- 受信メッセージ予測法によるノード間通信の高速化 : 予測方式の検討
- メッセージ転送処理の高速化法とその評価(並列処理)
- 受信メッセージ予測によるユーザプログラムの実行性能
- 受信予測によるメッセージ転送処理の高速化