データ圧縮による画像処理用メモリの低消費電力化手法とその評価
スポンサーリンク
概要
- 論文の詳細を見る
本稿では、データ圧縮による画像処理用のメモリの低消費電力化手法を提案する。画像処理システムでは、FIFOなどの逐次アクセスを基本動作とするメモリ(フレームメモリ等)が使用される。従来のメモリシステムでは、ワードデータ中に含まれる全てのビットデータが読み出し・書き込みの対象となる。これに対し、本手法では、連続するデータ間の差分情報のみを読み出し・書き込みの対象とする。これにより、活性化すべきビットライン数を削減し、低消費電力化を実現できる。一般に、連続する画素間には相関関係があるため、連続するメモリ・アクセス対象データ間の差分をとることで効率的にデータ圧縮を行える。6種類の動画像データを用いて評価を行った結果、フレームメモリの消費電力を11%〜16%削減できた。
- 一般社団法人情報処理学会の論文
- 2001-11-28
著者
-
井上 弘士
福岡大学工学部 電子情報工学科
-
モシニャガ ワシリー
Department Of Informatics Kyushu University
-
Moshnyaga Vasily
福岡大学工学部 電子情報工学科
-
Moshnyaga Vasily
京都大学工学研究科電子通信工学教室
-
深川 瑞香
福岡大学工学部
関連論文
- Quantitative Evaluation of State-Preserving Leakage Reduction Algorithm for L1 Data Caches
- 低消費電力化を目的とした適応型ウェイ予測キャッシュとその評価(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- 低消費電力化を目的とした適応型ウェイ予測キャッシュとその評価(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- 待機状態ラインに対する参照局所性を考慮した低リーク・キャッシュの性能低下抑制方式(キャッシュメモリ)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 二電源電圧を用いた命令発行メモリの低消費電力化手法
- 二電源電圧を用いた命令発行メモリの低消費電力化手法
- 実時間動き補償向け省メモリ型アレーアーキテクチャ
- 演算器共有・選択を考慮したパイプラインデータパスの合成手法
- A-66 配線遅延を考慮したレジスタ転送レベルにおける遅延評価(A-3. VLSI設計技術,一般講演)
- Multiplier Energy Reduction by Dynamic Voltage Variation(VLSI Circuit, VLSI Design and CAD Algorithms)
- C-022 データパス分割に基づく空間的冗長性を利用した高信頼プロセッサ(C.アーキテクチャ・ハードウェア)
- Instruction Encoding for Reducing Power Consumption of I-ROMs Based on Execution Locality
- Trends in High-Performance, Low-Power Cache Memory Architectures
- Omitting Cache Look-up for High-Performance, Low-Power Microprocessors(Special Issue on High-Performance and Low-Power Microprocessors)
- C-027 マルチ・スレッド実行を前提としたキャッシュ・リーク削減アルゴリズムの評価(C.アーキテクチャ・ハードウェア)
- シミュレーション結果の再利用によるキャッシュ・ミス率予測技術
- C-026 キャッシュ・ミス頻発命令が性能に与える影響(C.アーキテクチャ・ハードウェア)
- Reduction of Background Computations in Block-Matching Motion Estimation(Video/Image Coding)(Applications and Implementations of Digital Signal Processing)
- オペランド再利用によるレジスタ・ファイルの低消費電力化
- 低消費電力メディア・アプリケーション向けヒストリ・ベース・タグ比較キャッシュの評価
- タグ比較結果の再利用によるキャッシュメモリの低消費電力化
- 組込みシステム向けメニーコア用OpenCL環境
- 組込みシステム向けメニーコア用OpenCL環境
- メニーコアプロセッサを対象とした柔軟性を有するハードウェアバリア機構の提案
- C-001 TCP/IPハードコアの設計とその消費電力解析(C.アーキテクチャ・ハードウェア)
- 画像認識向け3次元積層アクセラレータ・アーキテクチャの検討(プロセッサ,DSP,画像処理技術及び一般)
- キャッシュウェイ割り当てとコード配置の同時最適化によるメモリアクセスエネルギーの削減(プロセッサ,DSP,画像処理技術及び一般)
- 画像認識向け3次元積層アクセラレータ・アーキテクチャの検討(プロセッサ,DSP,画像処理技術及び一般)
- キャッシュウェイ割り当てとコード配置の同時最適化によるメモリアクセスエネルギーの削減(プロセッサ,DSP,画像処理技術及び一般)
- Adaptive Bitwidth Compression for Low Power Video Memory Design(Special Section of Selected Papers from the 14th Workshop on Circuits and Systems in Karuizawa)
- Issue Queue Energy Reduction through Dynamic Voltage Scaling(Special Issue on High-Performance and Low-Power Microprocessors)
- データ圧縮による画像処理用メモリの低消費電力化手法とその評価
- データ圧縮による画像処理用メモリの低消費電力化手法とその評価
- Reducing Cache Energy Dissipation by Using Dual Voltage Supply(Special Section on VLSI Design and CAD Algorithms)
- A Novel Computationally Adaptive Hardware Algorithm for Video Motion Estimation (Special Issue on Integrated Electronics and New System Paradigms)
- FPGAを用いたメニーコア・アーキテクチャSMYLErefの評価環境の構築(評価,集積回路とアーキテクチャの協創〜ノーマリオフコンピューティングによる低消費電力化への挑戦〜)
- FPGAを用いたメニーコア・アーキテクチャ SMYLEref の評価環境の構築
- 組込みシステム向けメニーコア用OpenCL環境(設計環境,組込み技術とネットワークに関するワークショップETNET2012)
- 組込みシステム向けメニーコア用OpenCL環境(設計環境,組込み技術とネットワークに関するワークショップETNET2012)
- AI-1-1 メニーコアプロセッサはメインストリームになり得るか?(AI-1.メニーコアプロセッサはメインストリームになり得るか?,依頼シンポジウム,ソサイエティ企画)
- 低消費電力メディア・アプリケーション向けヒストリ・ベース・タグ比較キャッシュの評価
- マルチスケールフィルタ向けアクセラレータ・アーキテクチャの提案(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- マルチスケールフィルタ向けアクセラレータ・アーキテクチャの提案(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- マルチスケールフィルタ向けアクセラレータ・アーキテクチャの提案(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- マルチスケールフィルタ向けアクセラレータ・アーキテクチャの提案(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 世界の基本技術となったway selection cache(招待講演,デザインガイア2012-VLSI設計の新しい大地-)
- SMYEOpenCLの実装と128コア上での評価実験(並列処理,集積回路とアーキテクチャの協創〜新しいアプリケーション創造に向けたアーキテクチャ、回路技術の貢献〜)
- ライン単位における値の局所性によりキャッシュ容量を有効利用するライン共有キャッシュ(記念講演,VLD Excellent Student Award講演,システムオンシリコンを支える設計技術)