二電源電圧を用いた命令発行メモリの低消費電力化手法
スポンサーリンク
概要
- 論文の詳細を見る
命令発行メモリ(命令ウィンドウ)の低消費電力化を目的として、適応型命令発行メモリが提案された。プログラムが有する命令レベル並列度に応じて使用可能なエントリ数(命令発行メモリ・サイズ)を動的に最適化し、負荷容量を削減することで低消費電力化できる。本稿では、更なる低消費電力化を実現するため、二電源電圧を用いた適応型命令発行メモリを提案する。従来の適応型命令発行メモリでは、単一電源電圧が用いられる。これに対し、提案手法では、命令発行メモリ・サイズを縮小した際に低電源電圧を使用する。つまり、命令発行メモリ・サイズの変更に応じて電源電圧も変化させる。CMOS回路の消費電力は電源電圧の2乗に比例するため、低電源電圧化により大幅な消費電力の削減を期待できる。また、命令発行メモリ・サイズを縮小した場合にのみ低電源電圧を用いるため、低電源電圧化に伴う遅延時間オーバヘッドを隠蔽できる。評価を行った結果、本手法を適用することで、大幅な性能低下を伴うことなく最大36%の命令発行メモリ消費電力を削減できた。
- 2001-11-28
著者
-
モシニャガ ワシリー
Department Of Informatics Kyushu University
-
Moshnyaga Vasily
京都大学工学研究科電子通信工学教室
-
辻 寛司
福岡大学大学院工学研究科電子工学専攻
-
井上 弘士
福岡大学大学院工学研究科電子工学専攻
-
モシニャガ ワシリー
福岡大学大学院工学研究科電子工学専攻
関連論文
- Quantitative Evaluation of State-Preserving Leakage Reduction Algorithm for L1 Data Caches
- 低消費電力化を目的とした適応型ウェイ予測キャッシュとその評価(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- 低消費電力化を目的とした適応型ウェイ予測キャッシュとその評価(低消費 LSI-2, システムオンシリコン設計技術並びにこれを活用した VLSI)
- 待機状態ラインに対する参照局所性を考慮した低リーク・キャッシュの性能低下抑制方式(キャッシュメモリ)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 二電源電圧を用いた命令発行メモリの低消費電力化手法
- 二電源電圧を用いた命令発行メモリの低消費電力化手法
- 実時間動き補償向け省メモリ型アレーアーキテクチャ
- 演算器共有・選択を考慮したパイプラインデータパスの合成手法
- A-66 配線遅延を考慮したレジスタ転送レベルにおける遅延評価(A-3. VLSI設計技術,一般講演)
- Multiplier Energy Reduction by Dynamic Voltage Variation(VLSI Circuit, VLSI Design and CAD Algorithms)
- Instruction Encoding for Reducing Power Consumption of I-ROMs Based on Execution Locality
- Trends in High-Performance, Low-Power Cache Memory Architectures
- Omitting Cache Look-up for High-Performance, Low-Power Microprocessors(Special Issue on High-Performance and Low-Power Microprocessors)
- C-027 マルチ・スレッド実行を前提としたキャッシュ・リーク削減アルゴリズムの評価(C.アーキテクチャ・ハードウェア)
- Reduction of Background Computations in Block-Matching Motion Estimation(Video/Image Coding)(Applications and Implementations of Digital Signal Processing)
- Adaptive Bitwidth Compression for Low Power Video Memory Design(Special Section of Selected Papers from the 14th Workshop on Circuits and Systems in Karuizawa)
- Issue Queue Energy Reduction through Dynamic Voltage Scaling(Special Issue on High-Performance and Low-Power Microprocessors)
- データ圧縮による画像処理用メモリの低消費電力化手法とその評価
- データ圧縮による画像処理用メモリの低消費電力化手法とその評価
- Reducing Cache Energy Dissipation by Using Dual Voltage Supply(Special Section on VLSI Design and CAD Algorithms)
- A Novel Computationally Adaptive Hardware Algorithm for Video Motion Estimation (Special Issue on Integrated Electronics and New System Paradigms)