非同期論理回路の設計技術

スポンサーリンク

概要

論文の詳細を見る
本稿では非同期回路について、どのような場合にハザードが発生するかやハザードを抑えることができるかを議論する従来の、回路を解析するという立場ではなく、扱いやすいある特定の構造だけを許してシステマティックに非同期回路全体を構築しようとする立場から発展してきた技術について解説する。簡単にこれまでの発展の経緯と同期回路と比べた場合の非同期回路の利点・問題点等を示し、そのあとで大規模な非同期回路を構成できる、要素間のハンドシェークの実際とこのハンドシェークにうまく組み合わせることができる2線2相式と呼ばれるハザードフリーのデータパスの構成方法を示す。さらにこれらによる順序回路全体の構成方法を示し、例題としてこれをシリアル乗算器に応用する場合の留意点について述べる。
一般社団法人情報処理学会の論文
2001-11-20

著者

関連論文

もっと見る

スポンサーリンク