Robust Subthreshold CMOS Digital Circuit Design with On-Chip Adaptive Supply Voltage Scaling Technique
スポンサーリンク
概要
- 論文の詳細を見る
A delay-compensation circuit for low-power subthreshold digital circuits is proposed. Delay in digital circuits operating in the subthreshold region of MOSFETs changes exponentially with process and temperature variations. Threshold-voltage monitoring and supply-voltage scaling techniques are adopted to mitigate such variations. The variation in the delay can be significantly reduced by monitoring the threshold voltage of a MOSFET in each LSI chip and exploiting the voltage as the supply voltage for subthreshold digital circuits. The supply voltage generated by the threshold voltage monitoring circuit can be regarded as the minimum supply voltage to meet the delay constraint. Monte Carlo SPICE simulations demonstrated that a delay-time variation can be improved from having a log-normal to having a normal distribution. A prototype in a 0.35-µm standard CMOS process showed that the exponential delay variation with temperature of the ring-oscillator frequency in the range from 0.321 to 212kHz can remain by using compensation in the range from 5.26 to 19.2kHz.
- 2011-01-01
著者
-
大崎 勇士
神戸大学大学院工学研究科
-
Hirose Tetsuya
Graduate School Of Engineering Kobe University
-
Numa Masahiro
Graduate School Of Engineering Kobe University
-
Kuroki Nobutaka
Graduate School Of Engineering Kobe University
-
Hirose Tetsuya
Kobe Univ. Kobe‐shi Jpn
-
Hirose Tetsuya
The Department Of Electrical And Electronic Engineering Kobe University
-
OSAKI Yuji
the Department of Electrical and Electronic Engineering, Kobe University
-
MATSUMOTO Kei
the Department of Electrical and Electronic Engineering, Kobe University
-
KUROKI Nobutaka
the Department of Electrical and Electronic Engineering, Kobe University
-
NUMA Masahiro
the Department of Electrical and Electronic Engineering, Kobe University
-
Numa Masahiro
The Department Of Electrical And Electronic Engineering Kobe University
-
Matsumoto Kei
The Department Of Electrical And Electronic Engineering Kobe University
-
Kuroki Nobutaka
The Department Of Electrical And Electronic Engineering Kobe University
関連論文
- 低電圧ディジタルLSIのためのレベルコンバータ回路(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 低電圧ディジタルLSIのためのレベルコンバータ回路 (集積回路)
- 極低電力サブスレッショルド・ディジタル回路のオンチップ遅延バラツキ補正技術(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- A-1-38 軽負荷動作時の逆流電流損失を改善した同期整流型DC-DCコンバータ(A-1.回路とシステム,一般セッション)
- A-1-39 サブスレッショルドCMOS LSIに向けたスイッチトキャパシタ型DC-DCコンバータ(A-1.回路とシステム,一般セッション)
- A-1-40 MOSFETのキャリア移動度温度特性を利用した基準電流源回路(A-1.回路とシステム,一般セッション)
- A-1-41 MOSトランジスタのしきい値電圧差を利用した参照電圧源回路(A-1.回路とシステム,一般セッション)
- A-1-42 電源電圧制御によるサブスレッショルド・ディジタル回路のプロセスバラツキ補正技術(A-1.回路とシステム,一般セッション)
- A1-μW 600-ppm/℃ Current Reference Circuit Consisting of Subthreshold CMOS Circuits
- C-12-64 デューティ制御回路を用いたスイッチトキャパシタ型DC-DCコンバータ(C-12.集積回路,一般セッション)
- C-12-20 PVTバラツキ耐性を有する基準クロック発振回路(C-12.集積回路,一般セッション)
- C-12-40 Source-Coupled Logic回路を用いたサブスレッショルドSRAMセルの検討(C-12.集積回路,一般セッション)
- C-12-63 サブスレッショルドCMOSディジタル回路の遅延バラツキ補正アーキテクチャの評価(C-12.集積回路,一般セッション)
- AS-1-2 超低電力サブスレッショルドCMOS回路にむけた電流源回路(AS-1.サブスレッショルドCMOS回路技術,シンポジウムセッション)
- C-12-65 低電圧サブスレッショルドLSIに向けたリニア・レギュレータ回路(C-12.集積回路,一般セッション)
- C-12-44 適応バイアス技術を用いた極低消費電流コンパレータ(C-12.集積回路,一般セッション)
- C-12-24 書き込み安定性を向上させたサブスレッショルドSRAM(ばらつき補償・次世代回路,C-12.集積回路,一般セッション)
- C-12-19 TFFを用いた相補構成スイッチトキャパシタ型DC-DCコンバータ(電源回路・ノイズ対策,C-12.集積回路,一般セッション)
- 低電圧ディジタルLSIのためのレベルコンバータ回路(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- A CMOS IF Variable Gain Amplifier with Exponential Gain Control(Analog Circuit Techniques and Related Topics)
- An On-Chip PVT Compensation Technique with Current Monitoring Circuit for Low-Voltage CMOS Digital LSIs
- Boron Emission Rate from Si/SiO_2 Interface Traps to Bulk Silicon for Dose Loss Modeling
- I-026 ウェーブレット係数の主成分分析を用いた学習型超解像(I分野:グラフィクス・画像,一般論文)
- I-068 局所ヒストグラムの時間変動に着目したディゾルブ検出(I分野:グラフィクス・画像,一般論文)
- A Novel Layout Approach Using Dual Supply Voltage Technique on Body-Tied PD-SOI(Floorplan)(VLSI Design and CAD Algorithms)
- An Error Diagnosis Technique Based on Location Sets to Rectify Subcircuits
- Noise-Induced Synchronization among Sub-RF CMOS Analog Oscillators for Skew-Free Clock Distribution
- An Inhibitory Neural-Network Circuit Exhibiting Noise Shaping with Subthreshold MOS Neuron Circuits(Neuron and Neural Networks,Nonlinear Theory and its Applications)
- CMOS Voltage Reference Based on the Threshold Voltage of a MOSFET
- Critical temperature sensor based on oscillatory neuron models (Special issue on nonlinear circuits and signal processing)
- Neuromorphic MOS Circuits Exhibiting Precisely Timed Synchronization with Silicon Spiking Neurons and Depressing Synapses (Special Issue on Nonlinear Circuits and Signal Processing)
- 極低電力サブスレッショルド・ディジタル回路のオンチップ遅延バラツキ補正技術(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- Temperature-compensated nano-ampere current reference circuit with subthreshold metal-oxide-semiconductor field-effect transistor resistor ladder (Special issue: Solid state devices and materials)
- Look-Ahead Dynamic Threshold Voltage Control Scheme for Improving Write Margin of SOI-7T-SRAM(Memory Design and Test,VLSI Design and CAD Algorithms)
- Boosted Voltage Scheme with Active Body-Biasing Control on PD-SOI for Ultra Low Voltage Operation(Digital,Low-Power, High-Speed LSIs and Related Technologies)
- An Evaluation of Triple Density Error Diffusion for Medical Monochrome LCDs(Image)
- Application of Error Diagnosis Technique to Incremental Synthesis(Design Methodology)(VLSI Design and CAD Algorithms)
- Three-Dimensional Prediction for Lossless Coding of Digital RGB Image
- A Reconfigurable Machine : RM-III and Its Applications
- A-1-3 極低消費電力バンドギャップリファレンス回路の高精度化(A-1.回路とシステム,一般セッション)
- C-12-63 ナノアンペア電流源回路の電流バラツキ補正(C-12.集積回路,一般セッション)
- A-1-2 サブスレッショルドLSIに適したオンチップ電源回路の検討(A-1.回路とシステム,一般セッション)
- C-12-34 超低電力CMOSスマート温度センサ回路(C-12.集積回路,一般セッション)
- C-12-61 サブスレッショルド・ディジタルLSIに向けた遅延制御回路技術(C-12.集積回路,一般セッション)
- A-1-4 超低電圧SRAM用センスアンプ回路のプリチャージ動作の高速化(A-1.回路とシステム,一般セッション)
- A-1-1 熱電変換素子を用いた電力変換インターフェース回路(A-1.回路とシステム,一般セッション)
- クロス形状フラクタルを用いた画像の高解像度化(研究速報)
- 基板バイアス制御を用いた超低電圧センスアンプ回路の高速化 (情報センシング)
- 超低電圧ディジタル回路に向けた入出力論理補正レベルシフタ回路 (情報センシング)
- 基板バイアス制御を用いた超低電圧センスアンプ回路の高速化 (集積回路)
- 超低電圧ディジタル回路に向けた入出力論理補正レベルシフタ回路 (集積回路)
- An Error Diagnosis Technique Based on Clustering of Elements
- Robust Subthreshold CMOS Digital Circuit Design with On-Chip Adaptive Supply Voltage Scaling Technique
- C-12-51 超低電力CMOS温度センサ回路の評価(センサ、電源回路、デジタル,C-12.集積回路,一般セッション)
- C-12-6 コンパレータのバラツキ補正回路を用いた弛張発振回路(アナログ要素回路,C-12.集積回路,一般セッション)
- 基板バイアス制御を用いた超低電圧センスアンプ回路の高速化(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 超低電圧ディジタル回路に向けた入出力論理補正レベルシフタ回路(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- カラー画像に対応した画質評価手法VSNRC
- Subthreshold SRAM with Write Assist Technique Using On-Chip Threshold Voltage Monitoring Circuit
- C-12-42 超低電力オペアンプの高速化技術(C-12.集積回路,一般セッション)
- C-12-54 準連続モードで動作するデジタル制御昇圧回路(C-12.集積回路,一般セッション)
- C-12-53 適応バイアス型コンパレータを用いたSC型DC-DCコンバータ(C-12.集積回路,一般セッション)
- A-1-20 逆流電流削減による差動型整流回路の変換効率改善(A-1.回路とシステム,一般セッション)
- 学習型超解像のための高能率な辞書(高精細画像処理・表示及び一般)
- C-12-49 超低電圧ダイナミックコンパレータ回路のオフセットキャリブレーション手法の検討(C-12.集積回路,一般セッション)
- C-12-52 低電圧カレントミラー回路を用いた高精度ナノアンペア電流源(C-12.集積回路,一般セッション)
- A-1-45 高分解能SAR ADCに向けた容量DACの面積削減の検討(A-1.回路とシステム,一般セッション)
- A-1-19 光エネルギー・ハーベスティングに向けたチャージポンプ回路の負荷電流特性改善(A-1.回路とシステム,一般セッション)
- カラー画像の主観的品質とSSIMの関係について (イメージ・メディア・クオリティ)
- カラー画像の品質評価に関する検討(一般セッション,人の視聴覚情報処理とPRMUの接点)
- カラー画像の品質評価に関する検討(一般セッション,人の視聴覚情報処理とPRMUの接点)
- C-12-24 PVTバラツキ耐性を持つシングルスロープADコンバータ(ADC・DAC,C-12. 集積回路,一般セッション)
- C-12-17 コンパレータのバラツキ補正技術を用いた弛張発振回路の評価(アナログ回路枝術,C-12. 集積回路,一般セッション)
- C-12-23 超低電圧ダイナミックコンパレータのためのオフセット電圧補正回路の高精度化(ADC・DAC,C-12. 集積回路,一般セッション)
- C-12-18 適応バイアス技術を用いた超低電力CMOSオペアンプの評価(アナログ回路枝術,C-12. 集積回路,一般セッション)
- Reaction-diffusion chip implementing excitable lattices with multiple-valued cellular automata
- FOREWORD