スポンサーリンク
産業技術総合研究所グリーンナノエレクトロニクスセンター | 論文
- 3.四端子FinFETデバイス技術 : 課題と対策及び展望(32nm世代VLSIを担うMore Moore技術-三次元ゲートMOSFET-)
- 縦型ダブルゲートMOSFETデバイス技術
- ダブルゲートMOSFETの歴史と現状
- 立体マルチゲートデバイス集積化技術
- 原子層堆積法による高誘電率ゲート絶縁膜の作製とその特性への基板親水性の影響
- 動的閾値パスゲートを用いた0.5V FinFET SRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- FinFET高周波特性の高精度評価に関する研究(機能ナノデバイス及び関連技術)
- FinFET高周波特性の高精度評価に関する研究(機能ナノデバイス及び関連技術)
- C-12-3 閾値可変型FinFETを用いた0.7V動作演算増幅器の試作(アナログ要素回路,C-12.集積回路,一般セッション)
- High-k MOS デバイスのしきい値電圧制御におけるhigh-k/SiO_2界面の役割
- 微細InGaAs MOSFETに適用可能な極薄Ni-InGaAs合金コンタクトの形成とその熱的安定性(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- エピタキシャルNiSi_2ソース/ドレインにおける原子層オーダーの接合位置制御及びドーパント偏析によるショットキーバリアハイトの低減(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- CT-2-5 低電圧SRAMデバイス技術(CT-2.サブ0.5V時代に向けた低電圧・低電力メモリ技術,チュートリアルセッション,ソサイエティ企画)
- 原子層堆積法とTiキャップアニールによる極薄SiO_2換算膜厚を持つ high-k (k=40) HfO_2 ゲートスタックの形成
- Tunnel FETの非局所モデリング : デバイスモデルと回路モデル(プロセス・デバイス・回路シミュレーション及び一般)
- C-12-37 トンネルFETを用いたSRAMにおけるマージン改善手法の提案(メモリ及びデバイス・回路強調設計技術,C-12.集積回路,一般セッション)
- 14nm世代以降に向けたアモルファス金属ゲートによるFinFETのV_tおよびG_mばらつき抑制技術(IEDM特集(先端CMOSテバイス・プロセス技術))
- チャネル長を3nmに微細化した接合レストランジスタの電気特性(IEDM特集(先端CMOSテバイス・プロセス技術))
スポンサーリンク