スポンサーリンク
(株)半導体理工学研究センター | 論文
- 遷移遅延故障に対する高品質テスト生成手法について(セッション3 : テスト生成, VLSI設計とテスト及び一般)
- マルチCPUアーキテクチャにおける動作温度を考慮したパワーマネージメント技術
- A 9μW 50MHz 32b Adder Using a Self-Adjusted Forward Body Bias in SoCs(VSLI一般(ISSCC'03関連特集))
- BI-2-1 LSIのEMCマクロモデルの国際規格化動向(BI-2.EMC設計のためのLSIマクロモデリング,依頼シンポジウム,ソサイエティ企画)
- 半導体プロセス技術 : 情報処理技術 : 過去十年そして今後の十年
- 半導体技術者のためのMOT教育実施に向けた調査結果と今後の展開
- STARCにおけるSoC設計教育支援の現状
- 逐次比較近似ADCコンパレータ・オフセット影響の冗長アルゴリズムによるディジタル補正技術(電子回路)
- 半導体産業からの新しい産学協同の提案
- C-12-33 最低可動電圧(V_)の低いフリップフロップ回路トポロジーの探索(C-12.集積回路,一般セッション)
- STARCにおけるSoC設計教育支援の現状
- リーク電流と動作電力を低減できる電源スイッチ回路(VLSI回路,デバイス技術(高速,低電圧,低電力))
- リーク電流と動作電力を低減できる電源スイッチ回路(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 90nm以後のプロセスに適応可能な宇宙線への耐性を備えたラッチ回路(VLSI一般 : ISSCC2004特集)
- V-driverによるオンチップバスの低電力化(システムオンシリコン設計技術並びにこれを活用したVLSI)
- V-driverによるオンチップバスの低電力化(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 半導体産業界が期待する電子回路教育
- サスペンディッド・ビットライン読出し方式を用いた0.5V 5.5nsecアクセスタイム バルクCMOS 8T SRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 統計的タイミング解析を用いたばらつき考慮テストメソドロジ(フィールドテスト・製造ばらつき,VLSI設計とテスト及び一般)
- 逐次比較近似ADCコンパレータ・オフセット影響の冗長アルゴリズムによるディジタル補正技術
スポンサーリンク