中村 一博 | 名古屋大学

スポンサーリンク

概要

• 中村 一博の詳細を見る
• 同名の論文著者
• 名古屋大学の論文著者

関連著者

• 中村 一博

  名古屋大学

• 中村 一博

  名古屋大学大学院情報科学研究科

• 高木 一義

  名古屋大学

• 高木 一義

  名古屋大学大学院情報科学研究科

• 高木 直史

  名古屋大学

• 高木 直史

  名古屋大学大学院情報科学研究科

• 高本 直史

  名古屋大学

• 高木 直史

  名古屋大学大学院情報科学研究科情報システム学専攻

• 島崎 亮

  名古屋大学

• 高木 直史

  名古屋大学情報科学研究科

• 後藤 正之

  名古屋大学大学院情報科学研究科

• 山本 正俊

  名古屋大学

• 成瀬 智啓

  名古屋大学大学院情報科学研究科

• 島崎 亮

  名古屋大学大学院情報科学研究科

• 高木 一義

  名古屋大学大学院情報科学研究科:戦略的創造研究推進事業

• 川島 裕崇

  名古屋大学大学院情報科学研究科情報システム学専攻

• 高木 直史

  京都大学大学院:crest-jst

• 浅田 啓一

  名古屋大学大学院情報科学研究科

• 川島 裕崇

  名古屋大学大学院 情報科学研究科 情報システム学専攻

• 高木 直史

  京都大学大学院

• 高木 直史

  京都大学工学部情報工学教室

• 高木 直史

  京都大学

• 尾野 紀博

  名古屋大学大学院情報科学研究科

• 高木 一義

  名古屋大学大学院:crest-jst

• 中村 一博

  名古屋大学情報メディア教育センター

• 山根 智

  金沢大学自然科学研究科電子情報工学専攻

• 鳥居 洸佑

  名古屋大学工学部

• 中林 直生

  名古屋大学大学院情報科学研究科

• 澤田 有生

  名古屋大学大学院工学研究科計算理工学専攻

• 岡本 圭太

  名古屋大学工学部工学研究科電気電子情報工学科情報工学コース

• 山根 智

  金沢大学工学部

• 木下 幸範

  名古屋大学大学院 情報科学研究科 情報システム学専攻

もっと見る 閉じる

著作論文

• 投票無衝突化手法を用いた小面積画素並列ハフ変換回路(応用,組込技術とネットワークに関するワークショップETNET2009)
• 投票高々1衝突化手法を用いた小面積画素並列ハフ変換回路の設計 (ディペンダブルコンピューティング)
• 投票高々1衝突化手法を用いた小面積画素並列ハフ変換回路の設計 (VLSI設計技術)
• TLDP法のパイプライン化による省メモリな連続単語音声認識回路 (集積回路)
• 実時間システムのための近似手法に基づいた記号モデル検査器の開発と評価
• A-3-1 Sequential SATの高速化のためのm-Trieを用いた時間フレームを跨いだ状態併合(A-3.VLSI設計技術,一般セッション)
• A-20-20 TLDP法の並列化による省メモリな連続単語音声認識回路(A-20. スマートインフォメディアシステム,一般セッション)
• 投票高々1衝突化手法を用いた小面積画素並列ハフ変換回路の設計
• 順序回路の形式的検証におけるフォールスネガティブ削減のための回路変換(システム設計・高位論理設計,システムオンシリコンを支える設計技術)
• 保存型一括並列処理による高速なHMM出力確率計算・最尤推定回路の構成法
• 保存型一括並列処理による高速なHMM出力確率計算・最尤推定回路の構成法
• 保存型一括並列処理による高速なHMM出力確率計算・最尤推定回路の構成法
• 保存型一括並列処理による高速なHMM出力確率計算・最尤推定回路の構成法
• A fast VLSI architecture of output probability computations and Viterbi scorer for HMM-based recognition systems with store-based block parallel processing (ディペンダブルコンピューティング)
• A fast VLSI architecture of output probability computations and Viterbi scorer for HMM-based recognition systems with store-based block parallel processing (コンピュータシステム)
• セル遅延モデルを用いた算術演算回路の信号遷移回数見積もり手法(システム設計・高位論理設計,システムオンシリコンを支える設計技術)
• TLDP法のパイプライン化による省メモリな連続単語音声認識回路
• TLDP法のパイプライン化による省メモリな連続単語音声認識回路
• 多重高速保存型一括並列処理による省メモリな音声認識用HMM計算回路 (ディペンダブルコンピューティング)
• 多重高速保存型一括並列処理による省メモリな音声認識用HMM計算回路 (コンピュータシステム)
• A-3-6 Sequential SATにおける時間フレームを跨いだ状態併合(A-3.VLSI設計技術,一般セッション)
• 論理回路のSATベース形式的検証の高速化のためのBDDを用いたCNF式生成手法(検証)
• 論理回路のSATベース形式的検証の高速化のためのBDDを用いたCNF式生成手法(検証)
• 論理回路のSATベース形式的検証の高速化のためのBDDを用いたCNF式生成手法(検証,組込技術とネットワークに関するワークショップETNET2007)
• 論理回路のSATベース形式的検証の高速化のためのBDDを用いたCNF式生成手法(検証,組込技術とネットワークに関するワークショップETNET2007)
• 部分積加算における信号遷移回数の削減による配列型乗算器の低消費エネルギー化設計(消費電力2,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 部分積加算における信号遷移回数の削減による配列型乗算器の低消費エネルギー化設計(消費電力2,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 部分積加算における信号遷移回数の削減による配列型乗算器の低消費エネルギー化設計(消費電力2,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• A-3-13 次元数とフレーム数の変化に対応可能なHMM回路(A-3. VLSI設計技術)
• A-20-1 投票無衝突化と投票空間アクセス局所化による小面積画素並列ハフ変換回路(A-20.スマートインフォメディアシステム,一般セッション)
• 多重高速保存型一括並列処理による省メモリな音声認識用HMM計算回路
• 多重高速保存型一括並列処理による省メモリな音声認識用HMM計算回路
• 投票無衝突化手法を用いた小面積画素並列ハフ変換回路(応用,組込技術とネットワークに関するワークショップETNET2009)
• 投票無衝突化手法を用いた小面積画素並列ハフ変換回路(応用,組込技術とネットワークに関するワークショップETNET2009)
• 投票無衝突化手法を用いた小面積画素並列ハフ変換回路(応用,組込技術とネットワークに関するワークショップETNET2009)
• 投票メモリへのアクセスを局所化した並列ハフ変換回路の構成法(応用,組込技術とネットワークに関するワークショップETNET2008)
• 投票メモリへのアクセスを局所化した並列ハフ変換回路の構成法(応用,組込技術とネットワークに関するワークショップETNET2008)
• 投票メモリへのアクセスを局所化した並列ハフ変換回路の構成法(応用,組込技術とネットワークに関するワークショップETNET2008)
• 投票メモリへのアクセスを局所化した並列ハフ変換回路の構成法(応用,組込技術とネットワークに関するワークショップETNET2008)
• 二段階検証による順序回路の限定モデル検査の高速化手法(論理設計2,システムオンシリコンを支える設計技術)
• A-3-14 省メモリ型HMM回路(A-3. VLSI設計技術)
• A-3-8 順序回路の形式的検証のための1-hotカウンタ検出手法(A-3.VLSI設計技術,一般講演)
• A-3-3 2の補数乗算器に対応した加算ネットワークの抽出手法(A-3.VLSI設計技術,一般講演)

もっと見る 閉じる

スポンサーリンク