実時間システムのための近似手法に基づいた記号モデル検査器の開発と評価
スポンサーリンク
概要
- 論文の詳細を見る
本論文では,近似手法に基づく実時間システムの記号モデル検査について述べる.実時間システムの記号モデル検査では,時間付き状態の処理に起因する検証コストの増大をいかに削減するかが重要な課題である.一方,実時間システムの到達可能性解析では,正確な時間付き状態の代わりに近似状態集合を用いる検証手法が提案され,検証コストの削減に効果を上げている.そこで我々は,近似状態集合を用いた実時間システムの記号モデル検査手法を提案する.検証アルゴリズムは,時相論理式に応じて近似手法に基づく不動点計算を行い,近似状態集合を算出する.我々は提案アルゴリズムを実装し,既存の実時間記号モデル検査器との比較を行った.そして,提案手法がクロック変数を多く含む大規模システムの検証に有効であることを示す結果が得られた.
- 2003-04-01
著者
関連論文
- 確率時間ゲーム理論による組込みシステムのモデル化,仕様記述及び検証(ディペンダブルコンピューティング)
- コスト付き確率時間オートマトンの抽象化精錬を用いた到達可能性解析手法 (アルゴリズムと計算機科学の数理的基盤とその応用)
- 動的再構成可能プロセッサ向け仕様記述言語の開発と実問題の適用 (アルゴリズムと計算機科学の数理的基盤とその応用)
- 確率ゲーム理論による組込みシステムのモデル化とモデル検査
- CPUと動的再構成可能プロセッサとの協調システムのモデル検査(ペトリネット,離散事象システム,一般)
- 組込みシステムのUML分析設計からタスク設計までの設計検証方法論(UML/開発方法論)
- 投票無衝突化手法を用いた小面積画素並列ハフ変換回路(応用,組込技術とネットワークに関するワークショップETNET2009)
- 並列動作する確率時間システムに対する拡張CEGAR(モデル化・仕様記述)
- 階層時間オートマトン群の並列動作の述語抽象化精錬検証手法(グラフ,ペトリネット,ニューラルネット,及び一般)
- UMLと時間オートマトンを用いたソフトリアルタイムシステムの設計解析手法(分析・設計技法)
- UMLと価値関数を用いたソフトリアルタイムシステムの設計検証手法(コンカレントシステム,離散事象システム,ハイブリッドシステム,及び一般)
- 確率時間ゲーム理論による組込みシステムのモデル化, 仕様記述及び検証 (理論計算機科学の深化と応用)
- 組込みシステム設計検証のためのゲーム理論(「エージェント基礎」及び一般)
- 確率時間ゲーム理論に基づくリアルタイム組込みシステム設計検証手法
- 空間の概念を持つコスト付き確率時間オートマトンの提案とセンサネットワークへの適用(ペトリネット,離散事象システム,一般)
- 確率時間CEGAR(研究会優秀論文賞,ペトリネット,離散事象システム,一般)
- 確率ゾーングラフを用いた確率時間強模倣関係による検証(ディペンダブルコンピューティング)
- 述語抽象化とその洗練による確率時間オートマトンの到達可能性解析手法(コンカレントシステム,離散事象システム,ハイブリッドシステム,及び一般)
- ストップウォッチオートマトンによるプリエンプティブスケジューリングの仕様記述と有界モデル検査 (理論計算機科学の深化 : 新たな計算世界観を求めて)
- 確率時間インターフェース理論による組込み型システムの設計手法(グラフ, ペトリ, ニューラルネット及び一般)
- 投票高々1衝突化手法を用いた小面積画素並列ハフ変換回路の設計 (ディペンダブルコンピューティング)
- 投票高々1衝突化手法を用いた小面積画素並列ハフ変換回路の設計 (VLSI設計技術)
- TLDP法のパイプライン化による省メモリな連続単語音声認識回路 (集積回路)
- 離散確率分布を持つリアルタイムシステムの確率時間時相論理式の演繹的検証手法(検証/テストとデバッグ)
- 離散確率分布を持つリアルタイムシステムの確率時間双模倣関係と確率時同時相論理式の保存(設計手法)
- 離散確率分布を持つリアルタイムシステムの確率時間時相論理式の演繹的検証手法
- 離散確率分布を持つリアルタイムシステムの詳細化検証手法(検証/テストとデバッグ)
- 実時間システムのための近似手法に基づいた記号モデル検査器の開発と評価
- 離散確率分布を持つリアルタイムシステムの詳細化検証手法
- A-3-1 Sequential SATの高速化のためのm-Trieを用いた時間フレームを跨いだ状態併合(A-3.VLSI設計技術,一般セッション)
- 事例研究:プリエンプティブな周期タスクからなる組込みソフトウェアのモデリング,仕様記述と有限モデル検査(ディペンダブルコンピューティング)
- 東洋史研究のためのエージェントとサービス(「エージェント基礎」及び一般)
- コンポーネントウェアによる確率リアルタイムシステムの設計検証手法
- A-20-20 TLDP法の並列化による省メモリな連続単語音声認識回路(A-20. スマートインフォメディアシステム,一般セッション)
- 確率ゲーム理論による組込みシステムのモデル化とモデル検査
- 投票高々1衝突化手法を用いた小面積画素並列ハフ変換回路の設計
- 確率時間REGARの実装と評価(一般セッション,一般,フレッシャーズセッション)
- 動的リアルタイムCEGAR(一般セッション)
- 順序回路の形式的検証におけるフォールスネガティブ削減のための回路変換(システム設計・高位論理設計,システムオンシリコンを支える設計技術)
- 保存型一括並列処理による高速なHMM出力確率計算・最尤推定回路の構成法
- 保存型一括並列処理による高速なHMM出力確率計算・最尤推定回路の構成法
- 保存型一括並列処理による高速なHMM出力確率計算・最尤推定回路の構成法
- 保存型一括並列処理による高速なHMM出力確率計算・最尤推定回路の構成法
- 動的再構成可能プロセッサの離散シミュレータの開発(コンカレントシステム,離散事象システム及び一般)
- A fast VLSI architecture of output probability computations and Viterbi scorer for HMM-based recognition systems with store-based block parallel processing (ディペンダブルコンピューティング)
- A fast VLSI architecture of output probability computations and Viterbi scorer for HMM-based recognition systems with store-based block parallel processing (コンピュータシステム)
- 確率時間REGARによるPTCTLのサブクラスのモデル検査
- 確率時間CEGAR (理論計算機科学の深化と応用)
- 階層時間オートマトン群の並列動作の述語抽象化精錬検証手法(グラフ,ペトリネット,ニューラルネット,及び一般)
- 空間の概念を持つコスト付き確率時間オートマトンの記号的検証手法(一般セッション)
- 空間の概念を持つコスト付き確率時間オートマトンの記号的検証手法(一般セッション,一般,フレッシャーズセッション)
- 動的リアルタイムCEGAR(一般セッション,一般,フレッシャーズセッション)
- 動的再構成可能組込みシステムのモデル化と仕様記述(モデル化・仕様記述)
- 確率時間強模倣検証アルゴリズムの実現
- 確率時間オートマトンの確率時間弱模倣検証理論(計算理論とアルゴリズムの新展開)
- 時間弱模倣検証に基づくリアルタイムソフトウェアの詳細化設計手法(ディペンダブルコンピューティング)
- 非線形ハイブリッドオートマトンの近似解析による到達可能性解析検証手法(グラフ,ペトリ,ニューラルネット及び一般)
- 非線形ハイブリッドオートマトンの近似解析による到達可能性解析検証手法(グラフ,ペトリ,ニューラルネット及び一般)
- セル遅延モデルを用いた算術演算回路の信号遷移回数見積もり手法(システム設計・高位論理設計,システムオンシリコンを支える設計技術)
- TLDP法のパイプライン化による省メモリな連続単語音声認識回路
- TLDP法のパイプライン化による省メモリな連続単語音声認識回路
- 多重高速保存型一括並列処理による省メモリな音声認識用HMM計算回路 (ディペンダブルコンピューティング)
- 多重高速保存型一括並列処理による省メモリな音声認識用HMM計算回路 (コンピュータシステム)
- A-3-6 Sequential SATにおける時間フレームを跨いだ状態併合(A-3.VLSI設計技術,一般セッション)
- 論理回路のSATベース形式的検証の高速化のためのBDDを用いたCNF式生成手法(検証)
- 論理回路のSATベース形式的検証の高速化のためのBDDを用いたCNF式生成手法(検証)
- 論理回路のSATベース形式的検証の高速化のためのBDDを用いたCNF式生成手法(検証,組込技術とネットワークに関するワークショップETNET2007)
- 論理回路のSATベース形式的検証の高速化のためのBDDを用いたCNF式生成手法(検証,組込技術とネットワークに関するワークショップETNET2007)
- 部分積加算における信号遷移回数の削減による配列型乗算器の低消費エネルギー化設計(消費電力2,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 部分積加算における信号遷移回数の削減による配列型乗算器の低消費エネルギー化設計(消費電力2,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 部分積加算における信号遷移回数の削減による配列型乗算器の低消費エネルギー化設計(消費電力2,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 述語抽象化洗練を用いたリアルタイムプログラムの自動検証手法(計算機科学の理論とその応用)
- 述語抽象化とその精錬による確率線形ハイブリッドオートマトンの到達可能解析手法(コンカレントシステム,離散事象システム,ハイブリッドシステム,及び一般)
- 確率線形ハイブリッドオートマトンの記号的到達可能性解析手法(グラフ,ペトリ,ニューラルネット及び一般)
- 確率線形ハイブリッドオートマトンの記号的到達可能性解析手法(グラフ,ペトリ,ニューラルネット及び一般)
- A-3-13 次元数とフレーム数の変化に対応可能なHMM回路(A-3. VLSI設計技術)
- 動的リアルタイムハイブリッド CEGAR による動的再構成可能組込みシステムの設計検証 (計算機科学とアルゴリズムの数理的基礎とその応用)
- 確率時間 WiGAR による PTCTL サブクラスのモデル検査 (計算機科学とアルゴリズムの数理的基礎とその応用)
- BDDによるSpeed-Independent回路の形式的検証
- A-20-1 投票無衝突化と投票空間アクセス局所化による小面積画素並列ハフ変換回路(A-20.スマートインフォメディアシステム,一般セッション)
- 多重高速保存型一括並列処理による省メモリな音声認識用HMM計算回路
- 多重高速保存型一括並列処理による省メモリな音声認識用HMM計算回路
- 確率時間オートマトンの確率時間強模倣検証器の開発(コンカレントシステム,離散事象システム,ハイブリッドシステム,及び一般)
- AS-4-3 制限付きストップウォッチオートマトンと時間オートマトンを用いた,プリエンプティブスケジューリングシステムのUML分析設計からタスク設計までの設計検証方法論(ソフトウェアのテストと検証,AS-4.組込みシステムの形式的手法,シンポジウム)
- 価値関数によるソフトリアルタイムシステムのスケジューラ自動合成手法(計算機科学の理論とその応用)
- ハイブリッドシステムのモジュールの仕様記述と検証の手法
- ハイブリッドオートマトンによるリアルタイムソフトウェアの仕様記述とスケジューラビリティ検証
- ハイブリッドモジュールの詳細化自動検証手法
- ハイブリッドシステムの構成的証明とその計算機実験
- リアルタイムシステムの形式的手法とその検証ツール(ソフトウェア紹介)
- 時間オートマトンによる Value-Density スケジューリングアルゴリズムの性能解析手法(計算理論とアルゴリズムの新展開)
- リアルタイムステートチャートによる形式的手法
- 時間オートマトンによるソフトリアルタイムシステムの性能解析手法(検証/テストとデバッグ)
- 二分決定グラフによる実時間システムのモデルチェッキング検証
- 二分決定グラフと時間不等式手法に基づく近似解法による実時間シンボリックモデルチェッキング検証
- リージョングラフを用いた時間オートマトンのシンボリックモデルチェッキング検証
- 確率時間オートマトンの確率時間強模倣検証アルゴリズム (計算機科学基礎理論とその応用)
- 離散確率分布を持つリアルタイムシステムの確率時間時相論理式の演繹的検証手法
- 確率線形ハイブリッドオートマトンの到達可能性検証
- 時間オートマトンによるソフトリアルタイムシステムのスケジューリング解析(スケジューリング, VLSI 設計とテスト及び一般)