内田 建 | 東芝研究開発センター

スポンサーリンク

概要

• 内田 建の詳細を見る
• 同名の論文著者
• 東芝研究開発センターの論文著者

関連著者

• 内田 建

  東芝研究開発センター

• 内田 建

  東芝研究開発センター (株)東芝

• 齋藤 真澄

  東芝研究開発センター

• 内田 建

  東京工業大学

• 内田 建

  東京工業大学電子物理工学専攻:prest化学技術振興機構

• 小林 茂樹

  東芝研究開発センター

• 齋藤 真澄

  (株)東芝研究開発センターLSI基盤技術ラボラトリー

• 齋藤 真澄

  東芝

• 齋藤 真澄

  (株)東芝 研究開発センターLSI基盤技術ラボラトリー

• 藤田 忍

  東芝研究開発センター

• 棚本 哲史

  (株)東芝研究開発センター

• 棚本 哲史

  東芝研究開発センター

• 野崎 華恵

  東芝研究開発センターコンピュータ・ネットワークラボラトリー

• 野崎 華恵

  (株)東芝研究開発センター

• 大場 竜二

  東芝研究開発センター

• 安田 心一

  東芝研究開発センター

• 野崎 華恵

  東芝研究開発センター

• 大場 竜二

  (株)東芝セミコンダクター社

• 大場 竜二

  東芝研究開発センターlsi基盤技術研究所

もっと見る 閉じる

著作論文

• 暗号セキュリティ向け乱数生成回路用シリコンナノデバイス
• High-κゲート絶縁膜を有するp-MOSFETにおけるドレイン電流の変動 : ゲート絶縁膜中トラップによる単一正孔の捕獲・放出の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
• High-κゲート絶縁膜を有するp-MOSFETにおけるドレイン電流の変動 : ゲート絶縁膜中トラップによる単一正孔の捕獲・放出の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 10nm以下の極薄膜ダブルゲートSOI p-FETにおける高移動度の実証 : 軽い正孔バンドの役割と一軸性応力エンジニアリングとの整合性(IEDM(先端CMOSデバイス・プロセス技術))
• シリコン5原子層のトランジスタ開発

スポンサーリンク