原嶋 勝美 | 大阪府立大学工学部
スポンサーリンク
概要
関連著者
-
原嶋 勝美
大阪府立大学工学部
-
原嶋 勝美
大阪工業大学工学部電子情報通信工学科
-
原嶋 勝美
大阪工業大学 工学部
-
福永 邦雄
大阪府立大学大学院工学研究科電気・情報系専攻
-
福永 邦雄
大阪府立大学大学院工学研究科
-
原嶋 勝美
大阪府立大学工学部電子工学科
-
久津輪 敏郎
大阪工業大学 工学部
-
久津輪 敏郎
大阪工業大学工学部電子情報通信工学科
-
久津輪 敏郎
大阪工業大学
-
久津輪 敏郎
大阪工業大学大学院
-
荒木 英夫
大阪工業大学大学院工学研究科
-
平川 裕介
大阪府立大学 工学部
-
平川 裕介
大阪府立大学工学部
-
吉田 美紀
大阪府立大学工学部情報工学科
-
田嶋 宏規
阪府大
-
田嶋 宏規
大阪府立大学工学部
-
田中 久也
大阪工業大学大学院工学研究科:(現)ローム株式会社
-
小味 弘典
日立製作所
-
藤本 祥平
大阪工業大学大学院工学研究科
-
星野 聖彰
大阪工業大学大学院 工学研究科 電気電子工学専攻
-
原嶋 勝美
大阪工業大学電子情報通信工学科
-
文 錫中
大阪府立大学工学部
-
小迫 秀夫
大阪府立大学工学部
-
星野 聖彰
大阪工業大学 大学院 工学研究科
-
小迫 秀夫
大阪府立大学
-
重弘 裕二
大阪工業大学
-
白川 功
大阪大学工学部情報システム工学科
-
乾 道孝
三菱電機マイコン機器ソフトウエア株式会社(MMS)第2事業部通信システム技術部通信システム第5課
-
神戸 尚志
シャープ株式会社
-
重弘 裕二
大阪大学工学部情報システム工学科
-
本田 章人
大阪工業大学大学院工学研究科
-
椴山 徹
大阪工業大学大学院工学研究科
-
乾 道孝
大阪工業大学大学院工学研究科
-
貞方 健太郎
大阪工業大学大学院
-
松浦 大
大阪工業大学大学院工学研究科
-
高山 洋平
大阪工業大学大学院工学研究科
-
西口 彰夫
大阪工業大学
-
本田 章人
大阪工業大学大学院工学研究科:(現)ローム株式会社
-
平川 祐介
大阪府立大学工学部
-
原嶋 勝美
大阪工大
-
福永 邦雄
阪府大
-
大久保 和生
大阪府立大学工学部
-
福永 邦o
大阪府立大学工学部
-
竹中 真太郎
大阪府立大学工学部情報工学科
-
中垣 俊也
大阪府立大学工学部情報工学科
-
小味 弘典
大阪府立大学工学部情報工学科
-
寺井 克美
大阪府立大学工学部情報工学科
-
神戸 尚志
シャープ
-
楠 直哉
大阪工業大学大学院
-
本岡 正規
大阪工業大学
-
乾 道孝
北陸先端科学技術大学院大学
-
長谷川 雄一
大阪工業大学大学院工学研究科
-
重弘 裕二
大阪大学大学院工学研究科情報システム工学専攻:(現)大阪工業大学
著作論文
- C言語によるレイアウト記述の一手法
- A-3-1 複雑な回路設計における音声入力の有効性に関する研究(A-3.VLSI設計技術,基礎・境界)
- 音声コミュニケーションによるハードウェア設計システム(VLSI設計技術とCAD)
- A-3-15 ニューロンMOS多値可変論理回路の提案(A-3. VLSI設計技術, 基礎・境界)
- A-3-14 音声入力技術を用いたハードウェア設計システム(A-3. VLSI設計技術, 基礎・境界)
- F-046 マルチエージェントシステムを用いた貨幣システムの考察(F.人工知能)
- A-3-20 モジュール数を考慮した3次元配置手法(A-3. VLSI設計技術)
- SoCデバイスのハードウェア・ソフトウェア協調設計に適した論理検証手法
- 組込み制御を対象としたFPGAによるマルチプロセッサの実装と評価
- FPGAによる組込み制御を目的としたプロセッサシステムの改良(コデザイン及びアーキテクチャ)
- FPGAによる組込み制御を目的としたプロセッサシステムの改良(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- FPGAによる組込み制御を目的としたプロセッサシステムの改良(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- FPGAによる組込み制御を目的としたプロセッサシステムの改良(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- FPGAによる組込み制御を目的としたプロセッサシステムの改良
- FPGAによる組込み制御を目的としたプロセッサシステムの実装と評価(システムLSIのための先進アーキテクチャ論文)
- A-3-4 タスクフローグラフに対するマルチプロセッサ並列化スケジューリング
- FPGAによる組込み制御を目的としたプロセッサシステムの実装と評価
- FPGAによる組込み制御を目的としたプロセッサシステムの実装と評価
- 解空間の逐次削減によるスケジューリング手法
- ループフォールディングスケジューリングにおけるレジスタ間データ転送コストの最小化
- ループフォールディングスケジューリングにおけるレジスタ間データ転送コストの最小化
- レジスタ間データ転送を考慮したスケジューリング手法
- 力学モデルスケジューリング手法の高速化
- ボトムアップ手法によるループフォールディングスケジューリング
- 異なるハードウェアコスト評価を用いたループフォールディングの効率化
- 解空間の縮小を用いたスケジュール手法
- 解空間の縮小を用いたスケジュール手法
- データフローグラフ上のパターンマッチングによるデータパスアロケーション
- データ依存関係を考慮したPath-Based Scheduling
- 力学モデルスケジューリング手法の高速化
- レジスタ-レジスタ間データ転送を考慮したパイプライン方式データパスのスケジューリング法
- 接続確率に基づくアロケーション手法
- レジスタ-レジスタ間データ転送を考慮したパイプライン方式データパスのスケジューリング法
- 接続確率に基づくアロケーション手法
- 接続確率に基づくアロケーション手法
- バス接続によるデータパスアロケーション
- 整数計画法を用いたCMOS機能セルの最適設計手法
- シミュレーティド・アニーリングを用いたテクノロジーマッピング
- シミュレーティド・アニーリングを用いたテクノロジーマッピング
- D-8-20 自律行動の融合による協調システム(D-8. 人工知能と知識処理,一般セッション)
- D-8-3 騎馬戦モデルを用いた階層化組織の検証(D-8. 人工知能と知識処理,一般セッション)
- D-8-10 幸福度への貯蓄率の影響に関するマルチエージェントシミュレーション(D-8.人工知能と知識処理,一般セッション)