デ-タフロ-言語DFCの設計と実現
スポンサーリンク
概要
著者
関連論文
- 細粒度並列処理におけるレイテンシ隠蔽効果の評価
- 78-03 知識と行動に関するReasoning
- パネル討論会 : 専用プロセッサの動向 : 昭和51年度第17回大会報告
- 77-32 LISP のリスト構造に関する実証的研究
- 75-18 GO TO 文を用いるStructured Programming
- 定理証明用言語MICRO-PLANNER について
- 対話形グラフィック・シミュレーション・システム
- 71-28 対話型グラフィックコンソール周辺技術とソフトウェア
- データフロー計算機 SIGMA-1 の基本性能評価
- センサフュージョンのためのリアルタイムパラレルアーキテクチャ
- 実時間用並列計算機アーキテクチャの検討
- 並列記述言語DFCIIの命令レベルデータ駆動計算機に対する構造文処理
- CODAにおけるスキップ機構の導入による共有変数アクセスの効率化
- CODAアーキテクチャ : 命令挿入によるレジスタ上でのデータ待ち合わせ
- 同期構造を埋め込んだSIGMA-1用高級言語DFC II
- 命令レベルデータ駆動計算機における効率的な分岐命令の設計
- 高並列計算機における遠隔データの先行フェッチのためのループ変換手法
- 科学技術計算用データ駆動計算機SIGMA-1における入出力の実現
- SIGMA-1用言語DFCに対する拡張機能の提案
- デ-タフロ-言語DFCの設計と実現
- 3. アーキテクチャ 3.7 データフローマシン (並列処理マシン)
- 特集「並列処理マシン」の編集にあたって
- 科学技術計算用並列計算機におけるベンチマークプログラム : その構成思想
- 科学技術計算用データ駆動計算機SIGMA-1LSI版のネットワーク構成
- 科学技術計算用データ駆動計算機SIGMA-1のモニタ
- 科学技術計算用データ駆動計算機SIGMA-1のソフトウェア環境
- 特集「並列処理技術」の編集にあたって
- 2. 情報科学技術戦略コア(21世紀卓越した情報研究拠点プログラムの目指す研究(前編))
- 情報科学技術戦略コア
- データ駆動計算機のアーキテクチャ最適化に関する考察
- データ駆動計算機EM-4の負荷分散
- データ駆動計算機EM-4のパイプライン構成
- データ駆動計算機EM-4のプロトタイプの構成
- データ駆動計算機EM-4における待ち合せ機構
- データ駆動計算機EM-4における要素プロセッサのシングルチップ化の検討
- データ駆動型シングルチッププロセッサのアーキテクチャ
- データ駆動型シングルチップによる高並列計算機の実行制御方式
- 連載：理学のキーワード : 第29回
- 並列計算機におけるネットワ-クを用いた動的負荷分散機構
- プログラミング言語MLのCUDA向け拡張
- SIMD型計算機向けループ自動並列化手法
- 動的推定によるプリフェッチ量最適化
- Webブラウザを用いた長距離データ転送の高速化
- コヒーレントでないメモリシステムへのアーキテクチャ支援
- メニーコアプロセッサ向き共有キャッシュ配分方式
- マップ型履歴を用いたプリフェッチ方式とキャッシュ置換方式の協調動作
- オフライン環境における多様性の高い実行時自己改変ソフトウェア(2010年並列/分散/協調処理に関する『金沢』サマー・ワークショップSWoPP2010)
- 日米間QoSによるLFN高速化実験と分散KVSの構築(研究発表,ネットワーク研究開発テストベッド運用・利用,一般)
- 特集「オプトエレクトロニクス」の編集にあたって
- パケット喪失履歴に基づいたTCP幅輳制御方式(2010年並列/分散/協調処理に関する『金沢』サマー・ワークショップSWoPP2010)
- RL-001 FPGAを用いた広帯域高遅延ネットワーク向けの利用可能帯域推定(L分野:ネットワーク・セキュリティ,査読付き論文)
- 数値計算向きデータフロー計算機 (<小特集>関数型言語向きマシン)
- 科学技術計算用データ駆動計算機SIGMA-1のモンテカルロ法への適用(数値計算の基本アルゴリズムの研究)
- 仮想計算機によるLISPプログラムの動的特性
- 高級言語マシン
- LISPマシンとその評価
- 高性能な8倍精度浮動小数点演算機構の実現
- 多種言語処理系性能の評価に適したベンチマークプログラム
- 不要キャッシュブロックのパーティショニングによる排除方式
- HPC Ruby:静的解析に基づくRubyの高度最適化コンパイラ
- BTBへのBimode Cascading手法適用による分岐先アドレス予測の高効率化
- 多様な履歴の利用による分岐予測精度の向上
- 2010年度論文賞の受賞論文紹介 : 低次キャッシュとプリフェッチ
- 実用的なRuby用AOTコンパイラ
- 1600万計算コア超メニーコアアーキテクチャのシミュレーション