CAD を通じた論理回路教育
スポンサーリンク
概要
- 論文の詳細を見る
In department of information engineering in Nara national college of technology, a new curriculumbased on J07(Computing Curriculum Standard J07) is going on from 2010. In this curriculum, 2nd yearstudents have a lecture for logic circuit which is offered for 3rd year students in the old curriculum.Therefore, both 2nd and 3rd year students are able to have the same lecture in 2011. However, there areinescapable differences for understanding, lecture speed and report. In this paper, we report computerskills required for a logic circuit lecture using CAD tools.
- 2013-03-00
著者
関連論文
- 情報リテラシ科目の授業内容を活用した地域貢献への取り組み : パソコンでアニメを作ろう
- C-021 Non-Scan BISTを実現するRTLコントローラの最適化法(C分野:ハードウェア・アーキテクチャ)
- D-10-5 モジュールセット化による高品質なBISTの実現(D-10.ディペンダブルコンピューティング,一般講演)
- D-10-4 Non-Scan BISTを実現するRTLコントローラの構築(D-10.ディペンダブルコンピューティング,一般講演)
- BISTを実現するRTLコントローラの一考察
- 6-104 高専専攻科の学生に対するデザイン能力の育成 : デザイン能力の評価に関する試み((8)エンジニアリングデザイン-I)
- C_016 モジュールセット化による低面積組込み自己テストの実現(C分野:ハードウェア)
- C-020 回路構造を利用したテスト容易化設計支援システム(C分野:アーキテクチャ・ハードウェア)
- C-019 不均一ビット幅RTLデータパスに対する組込み自己テスト法(C分野:アーキテクチャ・ハードウェア)
- 多ビット回路に対するBISTの一構成法
- ATPGツールを用いた組込み自己テストのための評価支援システムの構築
- 回路構造を利用したテスト容易化設計支援システム
- ノンスキャンBISTを実現するテスト容易化設計の線形計画問題
- 高等学校情報Aをベースとした情報リテラシ教育の実践
- 回路上での重み付きランダムパターンの検討と実現
- 不均一ビット幅データパスに対するテスト容易化設計法
- A Multi-Valued DRAM with Nondestructive Read-Out
- A CMOS Threshold Gate and its applications
- 階層BISTのためのテストライブラリの構築
- CAD を通じた論理回路教育
- PBLを用いたエンジニアリングデザイン教育における評価方法に対する考察と実践
- 中学生の保護者を取り込む体験入学の実施ー名作ゲーム開発疑似体験を通してー
- サイエンスボランティア活動を活用した技術者教育
- RC-003 木に着目したL1L2^*スキャン設計の適用手法(C分野:ハードウェア・アーキテクチャ,査読付き論文)