C-020 回路構造を利用したテスト容易化設計支援システム(C分野:アーキテクチャ・ハードウェア)
スポンサーリンク
概要
- 論文の詳細を見る
- FIT(電子情報通信学会・情報処理学会)推進委員会の論文
- 2005-08-22
著者
-
山口 賢一
奈良高専情報工学科
-
山口 賢一
奈良工業高等専門学校
-
岩田 大志
奈良工業高等専門学校電子情報工学専攻
-
吉田 宜司
奈良工業高等専門学校電子情報工学専攻
-
岩田 大志
奈良工業高等専門学校専攻科電子清報工学専攻
-
青山 瑠美
奈良先端科学技術大学院大学情報科学研究科情報処理学専攻
-
青山 瑠美
奈良工業高等専門学校専攻科電子情報工学専攻
-
Yamaguchi K
Nara National Coll. Technol.
関連論文
- ボードゲームを用いた情報倫理教育の効果的な実践方法の検討
- 課外活動を利用した創造教育 : 低学年からの技術者教育
- 情報リテラシ科目の授業内容を活用した地域貢献への取り組み : パソコンでアニメを作ろう
- C-021 Non-Scan BISTを実現するRTLコントローラの最適化法(C分野:ハードウェア・アーキテクチャ)
- D-10-5 モジュールセット化による高品質なBISTの実現(D-10.ディペンダブルコンピューティング,一般講演)
- D-10-4 Non-Scan BISTを実現するRTLコントローラの構築(D-10.ディペンダブルコンピューティング,一般講演)
- BISTを実現するRTLコントローラの一考察
- 6-104 高専専攻科の学生に対するデザイン能力の育成 : デザイン能力の評価に関する試み((8)エンジニアリングデザイン-I)
- C_016 モジュールセット化による低面積組込み自己テストの実現(C分野:ハードウェア)
- C-020 回路構造を利用したテスト容易化設計支援システム(C分野:アーキテクチャ・ハードウェア)
- C-019 不均一ビット幅RTLデータパスに対する組込み自己テスト法(C分野:アーキテクチャ・ハードウェア)
- 多ビット回路に対するBISTの一構成法
- Sum-Product復号法の演算量削減法の提案
- ATPGツールを用いた組込み自己テストのための評価支援システムの構築
- 回路構造を利用したテスト容易化設計支援システム
- ノンスキャンBISTを実現するテスト容易化設計の線形計画問題
- 高等学校情報Aをベースとした情報リテラシ教育の実践
- e-Learningシステムを活用した情報教育支援体制の実現--現状報告と今後の展望
- 情報リテラシ科目の授業内容を活用した地域貢献
- e-Learningシステムを活用した情報基礎教育の推進
- 回路上での重み付きランダムパターンの検討と実現
- e-Learnlngシステムを活用した情報教育支援体制の実現に向けた取組
- 課外活動を利用した創造教育 : 低学年からの技術者教育
- 学生の積極的なイベント参加を促す情報学習支援の試み
- 不均一ビット幅データパスに対するテスト容易化設計法
- A Multi-Valued DRAM with Nondestructive Read-Out
- A CMOS Threshold Gate and its applications
- 階層BISTのためのテストライブラリの構築
- CAD を通じた論理回路教育
- PBLを用いたエンジニアリングデザイン教育における評価方法に対する考察と実践
- 中学生の保護者を取り込む体験入学の実施ー名作ゲーム開発疑似体験を通してー
- サイエンスボランティア活動を活用した技術者教育
- RC-003 木に着目したL1L2^*スキャン設計の適用手法(C分野:ハードウェア・アーキテクチャ,査読付き論文)