液晶ホログラムを用いた光再構成型ゲートアレイ(デバイス,リコンフィギャラブルシステム,一般)
スポンサーリンク
概要
- 論文の詳細を見る
近年,レーザ光源,光メモリ,ゲートアレイVLSIから構成され,高速な再構成が可能な光再構成型ゲートアレイが開発されている.我々は,この光メモリとして計算機ホログラムの一種である液晶ホログラムを用いた光再構成型ゲートアレイについて研究を進めている.本稿では,この液晶ホログラムを利用した新しい光再構成型ゲートアレイアーキテクチュアについて示す.
- 社団法人電子情報通信学会の論文
- 2006-09-07
著者
-
小林 史典
九州工業大学情報工学部
-
小林 史典
九州工業大学 情報工学部 (制御システム工学科)
-
渡邊 実
九州工業大学情報工学部情報科学専攻
-
中田 善之
九州工業大学 情報工学部
-
小林 史典
九州工業大学情報工学部制御システム工学科
-
小林 史典
九州工業大学
関連論文
- 協調性遠隔授業モデルの実現と評価 : WG43モデルベースラーニング遠隔授業システム開発
- 動的再構成のための配置配線の一手法(動的再構成技術,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- PWM信号の時間領域差分によるPLL/PIDモータ制御系の実現
- 時間領域フーリエ補間による非同期サンプリング・レート・コンバータ
- 位相補間によるPLLの特性改善
- 液晶ホログラムを用いた光再構成型ゲートアレイ(デバイス,リコンフィギャラブルシステム,一般)
- 差分光再構成型ゲートアレイの再構成時間・消費電力の最適化手法(デバイス,リコンフィギャラブルシステム,一般)
- 光再構成ゲートアレイの製造不良耐性(デバイス,リコンフィギャラブルシステム,一般)
- 差分光再構成型ゲートアレー(VLSIシステム)
- 高密度ダイナミック光再構成型ゲートアレーVLSI(デバイスアーキテクチャ,リコンフィギャラブルシステム論文)
- 位相補間によるPLLの特性改善 : 位相補間回路の最適化
- A-1-19 PLLジッタ低減のためのオーバ・サンプリング位相比較器(A-1.回路とシステム,基礎・境界)
- 複数のVCSELを用いたODRGAの再構成速度改善(アナログ・デジアナ・センサ, 通信用LSI)
- 272ゲート規模ODRGA-VLSIの実装評価(アナログ・デジアナ・センサ, 通信用LSI)
- 複数のVCSELを用いたODRGAの再構成速度改善
- 272ゲート規模ODRGA-VLSIの実装評価
- 光再構成型ゲートアレイの再構成回路の評価(デバイス)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 差分型光再構成ゲートアレイVLSI(デバイス)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- パルスレーザーを用いた差分型光再構成ゲートアレイ(デバイス)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 0.18μmプロセスによる差分光再構成型ゲートアレイ(プロセッサ,DSP,画像処理技術及び一般)
- 2重ループPLLを応用したPLL速度サーボ
- ウィグナー分布とフーリエ変換のハイブリッドスペクトル解析法による表面波動現象の解析(機械力学,計測,自動制御)
- A-4-35 ダブルトーク環境でも動作するエコーキャンセラのDSPによる実現
- 「動的モデルのe-Learningにおける効果」
- 「動的モデルのe-Learning環境への応用と評価」 : WP43モデルベースラーニング遠隔授業システム開発
- 動的コンテンツによる工学教育のためのe-Learning環境 : WP43モデルベースラーニング遠隔授業システム開発
- 2P2-G08 FPGA に対するニューラルネットワークの最適実現法
- 「もの作り」を指向したASIC設計教育
- 「もの作り」を指向したASIC設計教育
- 「もの作り」を指向したASIC設計教育
- 並列シミュレーションにおけるスレッドの効果
- ニューラルネットワークによる材料組織のパターン認識
- 0.18μmプロセスによる差分光再構成型ゲートアレイ(プロセッサ,DSP,画像処理技術及び一般)
- 0.18μmプロセスによる差分光再構成型ゲートアレイ(プロセッサ,DSP,画像処理技術及び一般)
- 0.18μmプロセスによる差分光再構成型ゲートアレイ(プロセッサ,DSP,画像処理技術及び一般)
- 差分光再構成型ゲートアレイに使用するダイナミック再構成回路(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 部分的再構成が可能な光再構成型ゲートアレーVLSI(システムLSIのための先進アーキテクチャ論文)
- PLL/PWM モータ速度制御系の一構成法
- 有限な物理量を用いたニューラルネットワーク
- ニューラルネットワークVLSI
- 夢の情報通信
- ASIC設計プロジェクト
- ボンドグラフ解析における仮想R素子
- 情報工学からみた制御系設計
- 代数表現による有限要素モデルの操作法
- 最短時間PLLのディジタル実現
- キャンパス情報処理ネットワ-クの運用と研究環境の拡張
- 2重ループPLLを応用したPLL速度サーボ
- A-1-7 2相発振器を応用した小規模R/Dコンバータ(A-1.回路とシステム,一般セッション)
- PLL/繰返しハイブリッド制御による高精度回転速度制御
- A-1-3 2相発振器によるR/Dコンバータの小型化の検討(A-1.回路とシステム,一般セッション)
- PLL/繰返しハイブリッド制御による高精度回転速度制御
- Interpolative variable-speed repetitive control and its application to a deburring robot with cutting load control.