小林 史典 | 九州工業大学
スポンサーリンク
概要
関連著者
-
小林 史典
九州工業大学
-
小林 史典
九州工業大学情報工学部
-
小林 史典
九州工業大学 情報工学部 (制御システム工学科)
-
小林 史典
九州工業大学情報工学部制御システム工学科
-
渡邊 実
九州工業大学情報工学部情報科学専攻
-
井上 学
九州工業大学情報工学部
-
佐久田 博司
青山学院大学理工学部情報テクノロジー学科
-
鈴木 俊夫
東京大学工学部
-
鈴木 俊夫
東京大学工学系大学院
-
佐久田 博司
青山学院大学理工学部
-
永澤 茂
長岡技術科学大学機械系
-
永澤 茂
長岡技術科学大学
-
宮野 元嗣
九州工業大学大学院・情報工学研究科
-
Wiliams John
Williams John R.
-
町田 秀和
舞鶴工業高等専門学校
-
永澤 茂
長岡技術科学大学 機械系
-
Amaratunga Kevin
Amaratunga Kevin
-
佐久田 博司
青山学院大学
-
神酒 勤
九州工業大学大学院生命体工学研究科
-
山川 烈
九州工業大学情報工学部
-
町田 秀和
舞鶴工業高等専門学校電子制御工学科
-
日高 亮
九州工業大学情報工学部情報科学専攻
-
志岐 武宣
九州工業大学情報工学部
-
山川 烈
九州工業大学
-
神酒 勤
九州工業大学
-
Amaratunga Kevin
Massachusetts Institute of Technology, Civil&Environmental Engineering
-
高橋 治道
長岡技術科学大学情報処理センター
-
藤目 竜二
九州工業大学情報工学部
-
Williams John
Massachusetts Institute of Technology, Civil&Environmental Engineering
-
井上 学
米子工業高等専門学校
-
稗田 祥正
(株)新日本無線
-
尾知 博
九州工業大学大学院情報工学研究院
-
鈴木 宏
長野工業高等専門学校電子制御工学科
-
鈴木 宏
電子制御工学科
-
尾知 博
九州工業大学情報工学部電子情報工学科
-
尾知 博
九州工業大学 情報工学部 電子情報工学科
-
畝見 達夫
創価大学工学部
-
畝見 達夫
長岡技術科学大学工学部
-
畝見 達夫
創価大学工学部情報システム学科
-
小林 勝
長岡技術科学大学
-
Williams John
Williams,John R.
-
Amaratunga Kevin
Amaratunga,Kevin
-
戸谷 順信
長野工業高等専門学校機械工学科
-
永沢 茂
長岡技術科学大学工学部
-
尾知 博
九州工大 情報工
-
林 隆広
九州工業大学情報工学部
-
南 雄介
NKK
-
中田 善之
九州工業大学 情報工学部
-
神原 道信
舞鶴工業高等専門学校
-
田中 航太
舞鶴工業高等専門学校
-
穴田 雅之
九州工業大学情報工学部
-
南 雄介
NKK総合材料技術研究所
-
Wiliams John
Massachusetts Institute of Technology, Civil&Environmental Engineering
-
川村 敦史
九州工業大学 情報工学部制御システム工学科
-
遠嶋 雅徳
東京大学大学院
-
永沢 茂
長岡技術科学大学情報処理センター
-
外枦保 崇
九州工業大学
-
尾知 博
九州工業大学
-
井上 隆
九州工業大学情報工学部
-
門永 健
米子工業高等専門学校
-
遠嶋 雅徳
東京大学大学院:(現)コマツ(株)
-
永沢 茂
長岡技術科学大学
-
木村 洋一
日立金属 (株)
-
向井 良二
日立金属 (株)
著作論文
- 協調性遠隔授業モデルの実現と評価 : WG43モデルベースラーニング遠隔授業システム開発
- 動的再構成のための配置配線の一手法(動的再構成技術,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- PWM信号の時間領域差分によるPLL/PIDモータ制御系の実現
- 時間領域フーリエ補間による非同期サンプリング・レート・コンバータ
- 位相補間によるPLLの特性改善
- 液晶ホログラムを用いた光再構成型ゲートアレイ(デバイス,リコンフィギャラブルシステム,一般)
- 差分光再構成型ゲートアレイの再構成時間・消費電力の最適化手法(デバイス,リコンフィギャラブルシステム,一般)
- 光再構成ゲートアレイの製造不良耐性(デバイス,リコンフィギャラブルシステム,一般)
- 差分光再構成型ゲートアレー(VLSIシステム)
- 高密度ダイナミック光再構成型ゲートアレーVLSI(デバイスアーキテクチャ,リコンフィギャラブルシステム論文)
- 位相補間によるPLLの特性改善 : 位相補間回路の最適化
- A-1-19 PLLジッタ低減のためのオーバ・サンプリング位相比較器(A-1.回路とシステム,基礎・境界)
- 複数のVCSELを用いたODRGAの再構成速度改善(アナログ・デジアナ・センサ, 通信用LSI)
- 272ゲート規模ODRGA-VLSIの実装評価(アナログ・デジアナ・センサ, 通信用LSI)
- 複数のVCSELを用いたODRGAの再構成速度改善
- 272ゲート規模ODRGA-VLSIの実装評価
- 光再構成型ゲートアレイの再構成回路の評価(デバイス)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 差分型光再構成ゲートアレイVLSI(デバイス)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- パルスレーザーを用いた差分型光再構成ゲートアレイ(デバイス)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 0.18μmプロセスによる差分光再構成型ゲートアレイ(プロセッサ,DSP,画像処理技術及び一般)
- ウィグナー分布とフーリエ変換のハイブリッドスペクトル解析法による表面波動現象の解析(機械力学,計測,自動制御)
- A-4-35 ダブルトーク環境でも動作するエコーキャンセラのDSPによる実現
- 「動的モデルのe-Learningにおける効果」
- 「動的モデルのe-Learning環境への応用と評価」 : WP43モデルベースラーニング遠隔授業システム開発
- 動的コンテンツによる工学教育のためのe-Learning環境 : WP43モデルベースラーニング遠隔授業システム開発
- 2P2-G08 FPGA に対するニューラルネットワークの最適実現法
- 「もの作り」を指向したASIC設計教育
- 「もの作り」を指向したASIC設計教育
- 「もの作り」を指向したASIC設計教育
- 並列シミュレーションにおけるスレッドの効果
- ニューラルネットワークによる材料組織のパターン認識
- 0.18μmプロセスによる差分光再構成型ゲートアレイ(プロセッサ,DSP,画像処理技術及び一般)
- 0.18μmプロセスによる差分光再構成型ゲートアレイ(プロセッサ,DSP,画像処理技術及び一般)
- 0.18μmプロセスによる差分光再構成型ゲートアレイ(プロセッサ,DSP,画像処理技術及び一般)
- 差分光再構成型ゲートアレイに使用するダイナミック再構成回路(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 部分的再構成が可能な光再構成型ゲートアレーVLSI(システムLSIのための先進アーキテクチャ論文)
- PLL/PWM モータ速度制御系の一構成法
- 有限な物理量を用いたニューラルネットワーク
- ニューラルネットワークVLSI
- 夢の情報通信
- ASIC設計プロジェクト
- ボンドグラフ解析における仮想R素子
- 情報工学からみた制御系設計
- 代数表現による有限要素モデルの操作法
- 最短時間PLLのディジタル実現
- キャンパス情報処理ネットワ-クの運用と研究環境の拡張
- 2重ループPLLを応用したPLL速度サーボ
- A-1-7 2相発振器を応用した小規模R/Dコンバータ(A-1.回路とシステム,一般セッション)
- A-1-3 2相発振器によるR/Dコンバータの小型化の検討(A-1.回路とシステム,一般セッション)
- PLL/繰返しハイブリッド制御による高精度回転速度制御
- Interpolative variable-speed repetitive control and its application to a deburring robot with cutting load control.