2重ループPLLを応用したPLL速度サーボ
スポンサーリンク
概要
- 論文の詳細を見る
PLL-MSC (Phase Locked Loop Motor Speed Control) systems can completely reject speed error and steady-state phase error for constant-speed input signals. However, it is not usually applied to systems with inputs including acceleration, because they have poor tracking speed and strange pull-in behavior.In the field of radio communication, “dual-loop PLL” is very effective for such signals. It can not only enable high-speed tracking, but also cancel phase error.In the digital implementation of the PLL-MSC, it can achive easily by inserting loop filters into both feed back paths, and employed a special adder in PWM to implement loop addition for the two phase detector outputs. The scheme was implemented by programming an FPGA, and satisfiable results were obtained.
- 社団法人 電気学会の論文
- 2011-02-01
著者
-
小林 史典
九州工業大学情報工学部
-
町田 秀和
舞鶴工業高等専門学校電子制御工学科
-
小林 史典
九州工業大学 情報工学部 (制御システム工学科)
-
神原 道信
舞鶴工業高等専門学校
-
田中 航太
舞鶴工業高等専門学校
-
町田 秀和
舞鶴工業高等専門学校
-
小林 史典
九州工業大学情報工学部制御システム工学科
-
小林 史典
九州工業大学
関連論文
- 2次元Hilbert変換の高速計算
- 同期式トラバース制御器のFPGA実現
- 協調性遠隔授業モデルの実現と評価 : WG43モデルベースラーニング遠隔授業システム開発
- 動的再構成のための配置配線の一手法(動的再構成技術,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- PWM信号の時間領域差分によるPLL/PIDモータ制御系の実現
- 時間領域フーリエ補間による非同期サンプリング・レート・コンバータ
- 位相補間によるPLLの特性改善
- 液晶ホログラムを用いた光再構成型ゲートアレイ(デバイス,リコンフィギャラブルシステム,一般)
- 差分光再構成型ゲートアレイの再構成時間・消費電力の最適化手法(デバイス,リコンフィギャラブルシステム,一般)
- 光再構成ゲートアレイの製造不良耐性(デバイス,リコンフィギャラブルシステム,一般)
- 差分光再構成型ゲートアレー(VLSIシステム)
- 高密度ダイナミック光再構成型ゲートアレーVLSI(デバイスアーキテクチャ,リコンフィギャラブルシステム論文)
- 位相補間によるPLLの特性改善 : 位相補間回路の最適化
- A-1-19 PLLジッタ低減のためのオーバ・サンプリング位相比較器(A-1.回路とシステム,基礎・境界)
- 複数のVCSELを用いたODRGAの再構成速度改善(アナログ・デジアナ・センサ, 通信用LSI)
- 272ゲート規模ODRGA-VLSIの実装評価(アナログ・デジアナ・センサ, 通信用LSI)
- 複数のVCSELを用いたODRGAの再構成速度改善
- 272ゲート規模ODRGA-VLSIの実装評価
- 光再構成型ゲートアレイの再構成回路の評価(デバイス)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 差分型光再構成ゲートアレイVLSI(デバイス)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- パルスレーザーを用いた差分型光再構成ゲートアレイ(デバイス)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 0.18μmプロセスによる差分光再構成型ゲートアレイ(プロセッサ,DSP,画像処理技術及び一般)
- 2重ループPLLを応用したPLL速度サーボ
- ウィグナー分布とフーリエ変換のハイブリッドスペクトル解析法による表面波動現象の解析(機械力学,計測,自動制御)
- A-4-35 ダブルトーク環境でも動作するエコーキャンセラのDSPによる実現
- 「動的モデルのe-Learningにおける効果」
- 「動的モデルのe-Learning環境への応用と評価」 : WP43モデルベースラーニング遠隔授業システム開発
- 動的コンテンツによる工学教育のためのe-Learning環境 : WP43モデルベースラーニング遠隔授業システム開発
- FPGAによる同期式プログラマブル・デバイダの実現
- FPGAによる天井ワイヤ-クレ-ンの制御器の実現
- PLDによる天井ワイヤ-クレ-ンの制御器の実現
- 教育用会話型制御系CADシステムの試作-1-
- DSP指向のセルフチュ-ニングPID制御のゲイン補正法
- 2P2-G08 FPGA に対するニューラルネットワークの最適実現法
- 「もの作り」を指向したASIC設計教育
- 「もの作り」を指向したASIC設計教育
- 「もの作り」を指向したASIC設計教育
- 並列シミュレーションにおけるスレッドの効果
- ニューラルネットワークによる材料組織のパターン認識
- 0.18μmプロセスによる差分光再構成型ゲートアレイ(プロセッサ,DSP,画像処理技術及び一般)
- 0.18μmプロセスによる差分光再構成型ゲートアレイ(プロセッサ,DSP,画像処理技術及び一般)
- 0.18μmプロセスによる差分光再構成型ゲートアレイ(プロセッサ,DSP,画像処理技術及び一般)
- 差分光再構成型ゲートアレイに使用するダイナミック再構成回路(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 部分的再構成が可能な光再構成型ゲートアレーVLSI(システムLSIのための先進アーキテクチャ論文)
- PLL/PWM モータ速度制御系の一構成法
- 有限な物理量を用いたニューラルネットワーク
- ニューラルネットワークVLSI
- 夢の情報通信
- ASIC設計プロジェクト
- ボンドグラフ解析における仮想R素子
- 情報工学からみた制御系設計
- 代数表現による有限要素モデルの操作法
- 最短時間PLLのディジタル実現
- 実数変換と計算段数削減によるHilbert変換の高速化
- キャンパス情報処理ネットワ-クの運用と研究環境の拡張
- 2重ループPLLを応用したPLL速度サーボ
- A-1-7 2相発振器を応用した小規模R/Dコンバータ(A-1.回路とシステム,一般セッション)
- PLL/繰返しハイブリッド制御による高精度回転速度制御
- A-1-3 2相発振器によるR/Dコンバータの小型化の検討(A-1.回路とシステム,一般セッション)
- PLL/繰返しハイブリッド制御による高精度回転速度制御
- Interpolative variable-speed repetitive control and its application to a deburring robot with cutting load control.