C-12-2 シミュレーション手法によるSEMウェーハ検査システムを用いた歩留り低下要因早期検出法の評価
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 2002-08-20
著者
-
藤岡 弘
福井工業大学 経営情報学科
-
中前 幸治
大阪大学 工学部 情報システム工学科
-
藤岡 弘
大阪大学 工学部 情報システム工学科
-
西村 宜晃
大阪大学 大学院情報科学研究科 情報システム工学専攻
-
中前 幸治
大阪大学 大学院情報科学研究科
関連論文
- VLSIウェーハ製造工程における検査プロセス戦略の評価
- LSI生産システムにおけるファイナルテスト工程の評価
- C-12-4 半導体デバイス外観検査装置の照明方式検討用CGシステム
- 9)ピコ秒パルスゲートの縦方向エミッタンス(テレビジョン電子装置研究会(第62回))
- C-12-32 LSI故障診断用走査レーザSQUID顕微鏡観測画像のシミュレーション(C-12.集積回路ABC,一般講演)
- 抽出レイアウト情報を用いたSoCマクロブロックの故障診断手法(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- D-11-127 SEM画像におけるLSI微細構造計測のためのスケールスペース理論を用いた境界抽出(D-11.画像工学D(画像処理・計測),一般講演)
- D-11-129 弛緩法を用いたLSI微細形状露光パターンSEM像とCADレイアウトのパターンマッチング(D-11. 画像工学D(画像処理・計測), 情報・システム2)
- D-11-118 LSI断面SEM観測画像における多重ガウシアンフィルタリングによる境界抽出(D-11. 画像工学D(画像処理・計測), 情報・システム2)
- 機能テストフェイル情報とCADレイアウト抽出ネットリストを用いたLSI故障診断手法(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 機能テストフェイル情報とCADレイアウト抽出ネットリストを用いたLSI故障診断手法(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 電子ビ-ムテスタ環境下での組合せ回路の遅延故障診断(LSIシステムの実装・モジュール化技術及びテスト技術,一般)
- 電子ビ-ムテスタ環境下での組合せ回路の遅延故障診断(LSIシステムの実装・モジュール化技術及びテスト技術,一般)
- 少量多品種ロジックLSIの実製造デバイスデータを用いたウェーハテスト工程環境の評価 : 同時測定可能LSIテスタ環境とロット割付アルゴリズム(半導体材料・デバイス)
- C-12-1 人の特性を考慮できる VLSI テスト工程シミュレータ
- LSIテスティングの最近の動向
- レイアウトからの逐次回路抽出によるSoCの故障追跡 : バウンダリスキャン設計IPの故障追跡
- レイアウトからの逐次回路抽出によるSoCの故障追跡 : バウンダリスキャン設計IPの故障追跡
- C-12-1 ウェーブレット多重解像度解析を用いたSEM観測画像からの電子ビームプロファイルの推定
- C-12-28 DRAMリペア構成とアナリシスの評価
- C-12-3 EB・FIB統合化テストシステムにおけるFIB加速電圧の低電圧化
- C-12-2 シミュレーション手法によるSEMウェーハ検査システムを用いた歩留り低下要因早期検出法の評価
- C-12-4 LSI断面SEM観測画像の微細形状計測アルゴリズム
- EB・FIB統合化テストシステム(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- EB・FIB統合化テストシステム(:「LSIシステムの実装・モジュール化, テスト技術, 一般)