画像圧縮イメージセンサのためのアナログDCT演算回路の検討

概要

論文の詳細を見る
イメージセンサは現在固体方式が主流となり、高精細化・高感度化が進められている。一方では、センサ自体に演算機能を付加することによりシステム全体の高性能化を図る方式が模索されるようになってきた。こうした試みはインテリジェント・センサまたはビジョンチップなどと呼ばれ、例えば、センサ上で画像を入力すると同時に高速な並列画像処理を実行するチップが実際に検討・試作されている。こうしたチップでは、各画素単位に演算回路を持たせて完全な並列処理を実現しているが、集積度を高めるため演算方式はアナログ回路によることが多い。しかし、抵抗ネットワークを用いる従来の方式では、少面積かつ高精度な演算は難しい。そこで本報告では、差動増幅器とフローティングゲートの組み合わせによる積和演算器を提案し、その応用について述べる。現在主流の画像圧縮方式には離散コサイン変換が多く用いられるが、本回路をイメージセンサ上に集積すればこういった変換処理をセンサ面上で直接実行することが可能となり、画像圧縮イメージセンサとしての応用が考えられる。
社団法人電子情報通信学会の論文
1996-09-18