メモリアレーを含む順序回路へのスキャンパス方式適用
スポンサーリンク
概要
- 論文の詳細を見る
スキャンパス方式は順序回路に対する試験容易化設計の一手法としてよく知られ,最近ではマイクロプロセッサのランダムロジック部の試験にも採用されている.しかし同じチップに内蔵されているメモリアレーに対しては,スキャンパス方式が適用できないため,外部端子から直接アクセスする方法,組込み自己試験,バウンダリスキャンを用いた機能試験などが適用されてきた.本論文では,レジスタファイルのようなメモリアレーをスキャン可能とし,そのメモリアレーを通常のフリップフロップ回路と同一のスキャンパスヘ組み込むことを可能とする新たなスキャンパス方式を提案する.まずメモリアレーをシフトレジスタとして動作させるアルゴリズムと,このアルゴリズムを実現するために付加する回路について述べる.更にワード数の異なるメモリアレーの直列接続,およびその特殊な場合としてのフリップフロップ回路とメモリアレーの直列接続について,スキャンデータの生成規則を述べる.これによってスキャンパス方式の適用領域をメモリアレーを含めた順序回路全体に拡張でき,組合せ回路に対する既存の試験パターン自動生成ツールが利用できるようになる.この新スキャンパス方式は,メモリセル,アドレスデコーダなどを通常の論理回路と同等に扱って縮退故障検出の対象とできること,スキャン動作自身がメモリアレーの試験になっていること,メモリアレーの故障解析が容易であることなどの特長を有している.
- 社団法人電子情報通信学会の論文
- 1996-12-25
著者
関連論文
- DSP向けリターゲッタブルコンバイラの演算器/転送経路のバインディング手法
- DSP向けリターゲッタブルコンパイラの演算器/転送経路のバインディング手法
- 組込みシステム向け高位合成システム
- 特定用途向けVLIW型プロセッサの命令コード圧縮手法
- 特定用途向けDSP用リターゲッタブルコンパイラによるデータパス指向協調設計手法
- 特定用途向けDSP用リターゲッタブルコンパイラによるデータパス指向協調設計手法
- 特定用途向けDSP用リターゲッタブルコンパイラによるデータパス指向協調設計手法
- A-3-20 特定用途向けDSPのコード生成におけるスピルコードの最小化
- DSP向けリターゲッタブルコンパイラの演算器/転送経路のバインディング手法
- 組込みシステム向け高位合成システム
- 組込みシステム向けリターゲッタブルコンパイラの方式
- 組込みシステム向けリターゲッタブルコンパイラの方式
- 条件分岐制御のあるデータパスのスケジューリング手法
- 条件分岐制御のあるデータパスのスケジューリング手法
- メモリアレーを含む順序回路へのスキャンパス方式適用
- 二分決定グラフの非明示的表現法とその操作法
- 二分決定グラフの非明示的表現法
- A-62 二分決定グラフの非明示的表現法(A-3. VLSI設計技術,一般講演)
- 論理関数処理に基づく順序回路のテスト生成法
- 1. BDDとは (<特集> BDD (二分決定グラフ))
- Asia and South Pacific Design Automation Conference 1997(ASP-DAC'97)
- 確率的符号化時間記号シミュレーションによるタイミングエラー確率の解析
- 論理関数を表現する2分決定グラフの最小化