Bulk CMOSと互換性のあるプロセスにて作製した26nm Si層の0.11μm完全空乏型SOI CMOSデバイス

スポンサーリンク

概要

• 論文の詳細を見る

• Halo/エクステンシヨンの各イオン注入および薄膜コバルトサリサイドプロセスの最適化に26nmと言う比較的厚いSi層にて、完全空乏型SOIの微細化グート長0.11μmまで進めた。これにより、従来の設計資産が流用出来るだけで無く、プロセス的にも互換性の高いデバイスが可能となる。この技術を用いてデバイスを作製し、無負荷インバータの遅延時間14psec(電源電圧1.2V)を確認した。

• 社団法人電子情報通信学会の論文
• 2002-01-14

著者

• 小松 裕司

  ソニー(株)セミコンダクターネットワークカンパニー Lsiテクメロジー開発部門 先端デバイス研究室

• 松本 光市

  ソニー(株)コアテクノロジー&ネットワークカンパニー

• 中山 創

  ソニー(株)セミコンダクターネットワークカンパニー LSIテクメロジー開発部門 先端デバイス研究室

• 小山 一英

  ソニー(株)セミコンダクターネットワークカンパニー LSIテクメロジー開発部門 先端デバイス研究室

• 大野 晃計

  ソニー(株)セミコンダクターネットワークカンパニー LSIテクメロジー開発部門 先端デバイス研究室

• 竹下 光明

  ソニー(株)セミコンダクターネットワークカンパニー LSIテクメロジー開発部門 先端デバイス研究室

• 松本 光市

  ソニー(株)セミコンダクターネットワークカンパニー Lsiテクメロジー開発部門 先端デバイス研究室

• 小山 一英

  ソニー(株)、sc・超lsi研究所

関連論文

• Self-Heating効果を考慮したSOI CMOS SPICEパラメータ抽出とシミュレーション (「VLSI一般」)
• 0.1μmMOSトランジスタに対するエキシマレーザーアニール
• ED2000-45 / SDM2000-45 0.1μmMOSトランジスタに対するエキシマレーザーアニール
• 薄い酸化膜質のSiウェハ面方位依存性 : 酸化膜の電気的信頼性及び酸化膜構造に与えるウェハ面方位の依存性
• Bulk CMOSと互換性のあるプロセスにて作製した26nm Si層の0.11μm完全空乏型SOI CMOSデバイス
• 0.13μm SOIのデバイス構造と性能予測
• ユーザーフレンドリーなGUIを有する3次元配線容量/電流密度シミュレーションシステムの開発

スポンサーリンク