PolySi PMOS TFTへの水素効果と高電圧ストレス効果
スポンサーリンク
概要
- 論文の詳細を見る
高集積サブミクロンSRAMに用いられている低濃度ボロンOffset構造(lightly doped drain)を有するPolySi PMOS TFTのON電流の水素シンターによる劣化とOFF状態(Vg=0v)の高電圧ストレス(Vd=-20v)による回復について解析・検討を行った.今回の実験結果からON電流は水素シンターにより1, 5に減少するが,その後高電圧ストレスを印加することにより再び回復することが分かった。これはSi-Hの結合によりボロン不純物が不活性化されるためで,この後高電圧ストレスを印加することによりSi-Hの結合は分離され,ボロン不純物は再活性化されるためON電流は初期状態に戻るモデルで説明できる。
- 社団法人電子情報通信学会の論文
- 1994-07-25
著者
-
鍵沢 篤
シャープ(株)IC事業本部 プロセス開発センター ロジックプロセス開発室
-
有村 公晴
シャープIC事業本部超LSI開発研究所
-
鍵沢 篤
シャープIC事業本部超LSI開発研究所
-
Kagisawa Atsushi
シャープIC事業本部超LSI開発研究所
関連論文
- コンタクトエッチでのチャージングダメージによるゲート破壊について
- SOI構造におけるゲート酸化膜のプロセスチャージングによる劣化メカニズム
- 低電圧駆動・高性能ASICを実現する0.35μm CMOS/SOI技術
- 低電圧駆動・高性能ASICを実現する0.35μm CMOS/SOI技術
- 低電圧駆動・高性能ASICを実現する0.35μm CMOS/SOI技術
- 0.35μmシャローSIMOX/CMOSプロセスインテグレーション
- 完全空乏動作シャローSIMOX/CMOSトランジスタ技術
- 高速・低消費電力性能を実現する0.35μmシャローSIMOX/CMOS技術
- 酸系・アルカリ系洗浄液中の界面活性剤がシリコン表面に及ぼす影響
- PolySi PMOS TFTへの水素効果と高電圧ストレス効果
- POLY-Si MOS TFTの高電圧ストレス印加による効果