高速・低消費電力性能を実現する0.35μmシャローSIMOX/CMOS技術

スポンサーリンク

概要

• 論文の詳細を見る

• 低消費電力で高速性能を実現する0.35μm極薄膜CMOS/SIMOX(シャローSIMOX)プロセス技術について述べる。完全空乏化モードで動作するCMOSデバイスを、50nm厚のSOI層内に形成した。低電圧動作の為に、低しきい値電圧(〜0.25V)CMOSトランジスタが、サリサイド・デュアルゲートプロセスにて開発された。ショートチャネル効果は独自のチャネルードレインプロファイルの最適化により抑制された。無負荷のCMOSインバータ(F.O.=1)で評価したゲート伝搬遅延時間は、電源電圧1.5Vで65psec/段を示し、また、消費電力はバルクデバイスでの値と比較すると、1/5の低消費電力化が図られた。

• 社団法人電子情報通信学会の論文
• 1997-03-14

著者

• 鍵沢 篤

  シャープ(株)IC事業本部 プロセス開発センター ロジックプロセス開発室

• Adan A.

  シャープ(株)ic天理事業本部超lsi開発研究所

• Adan A

  シャープ 超lsi開研

• 仲 敏男

  シャープ(株)IC天理事業本部超LSI開発研究所

• 金子 誠二

  シャープ(株)IC天理事業本部超LSI開発研究所

• 仲 敏男

  シャープ(株)ic天理開発本部 超lsi開発研究所

• 仲 敏男

  シャープ(株)IC天理事業本部 超LSI開発研究所

• 金子 誠二

  シャープ(株)IC天理事業本部 超LSI開発研究所

関連論文

• コンタクトエッチでのチャージングダメージによるゲート破壊について
• SOI構造におけるゲート酸化膜のプロセスチャージングによる劣化メカニズム
• 低電圧駆動・高性能ASICを実現する0.35μm CMOS/SOI技術
• 低電圧駆動・高性能ASICを実現する0.35μm CMOS/SOI技術
• 低電圧駆動・高性能ASICを実現する0.35μm CMOS/SOI技術
• 0.35μmシャローSIMOX/CMOSプロセスインテグレーション
• 完全空乏動作シャローSIMOX/CMOSトランジスタ技術
• 高速・低消費電力性能を実現する0.35μmシャローSIMOX/CMOS技術
• 酸系・アルカリ系洗浄液中の界面活性剤がシリコン表面に及ぼす影響
• PolySi PMOS TFTへの水素効果と高電圧ストレス効果

スポンサーリンク