フラッシュメモリの安定な書込みパルス発生回路の設計

スポンサーリンク

概要

• 論文の詳細を見る

• 安定な書込みパルス発生回路を提案設計した。提案した遅延回路は電源電圧が20%変動しても書込みパルス幅を1%以内に制御することができる。さらに、提案したオシレータは最遅条件において書込み電圧の昇圧時間を従来に比べ36%低減する。結果として、提案した書込みパルス発生回路によって従来に比べ22%高速に書込みが実現できる。

• 社団法人電子情報通信学会の論文
• 1995-11-22

著者

• 田中 智晴

  株式会社東芝研究開発センター、ULSI研究所

• 田中 智晴

  (株)東芝 メモリ事業部

• 丹沢 徹

  (株)東芝 マイクロエレクトロニクス技術研究所

• 丹沢 徹

  株式会社東芝 研究開発センター ULSI研究所

関連論文

• 高密度・低電圧NAND EEPROM設計のためのビット線シールド技術
• フレキシブルブロックリダンダンシと高速高精度ワード線電圧コントローラを搭載した44mm^24バンク8ワードページ64Mbフラッシュメモリ
• 単一 1.8V電源NAND型フラッシュメモリの回路設計
• 単一 1.8V電源NAND型フラッシュメモリの回路設計
• 単一 1.8V電源NAND型フラッシュメモリの回路設計
• NAND型フラッシュメモリの多値化の検討
• 高速書込みを実現する新多値メモリセル方式
• 高速書込みを実現する新多値メモリセル方式
• フラッシュメモリの安定な書込みパルス発生回路の設計

スポンサーリンク