入出力保護回路がトリガ源となるラッチアップ現象の詳細検討
スポンサーリンク
概要
- 論文の詳細を見る
素子の微細化に伴う高集積化により, LSI動作におけるラッチアップ現象が大きな問題となっている。ラッチアップを引き起こす要因となる寄生サイリスタに加わるトリガには様々なものがあるが, 近年, 入出力保護回路がトリガ源となり内部回路で発生するラッチアップ現象が問題となっている。この現象を防ぐには, 内部回路へのキャリアの到達を抑制するように入出力保護回路と内部回路のと距離(GAP)を離すことが対策となるが, この対策は直接LSI面積の増大につながってしまう。本報告では, 保護素子の大きさを最適にすることを目的に, 入出力保護回路がトリガ源となるラッチアップ現象について解析したので, その結果を報告ナる。
- 社団法人電子情報通信学会の論文
- 1997-03-06
著者
-
福田 保裕
沖電気工業品質保証センタ
-
加藤 且宏
沖電気工業株式会社 シリコンソリューションカンパニー研究本部soi商品開発部
-
福田 保裕
沖電気工業 研究本部
-
福田 保裕
沖電気工業株式会社 シリコンソリューションカンパニー研究本部soi商品開発部
-
市川 憲治
沖電気工業(株)品質保証センタ
-
馬場 俊祐
超LSI研究開発センタ
-
福田 保裕
沖電気工業
-
加藤 且宏
沖電気工業
関連論文
- 高速バイポーラ集積回路におけるESD耐性向上対策
- MOSFETスナップバック特性のプロセスデバイスシミュレーション
- MOSFETスナップバック特性のプロセスデバイスシミュレーション
- MOSFETスナップバック特性のプロセスデバイスシミュレーション
- MOSFETスナップバック特性のプロセスデバイスシミュレーション
- 表示用高耐圧ドライバLSIにおけるシステムノイズ破壊解析と耐性評価方法の提案
- 周辺回路がトリガ源となるラッチアップ現象のシミュレーション手法の検討
- プロセス変動を考慮した回路シミュレーションパラメータの設定方法に関する検討
- 半導体デバイスの静電気破壊現象
- TA-4 電子デバイスにおける静電気対策の動向
- 入出力保護回路がトリガ源となるラッチアップ現象の詳細検討
- 静電気耐性の設計評価技術 (VLSI) -- (パッケ-ジおよび信頼性技術)
- 半導体デバイスの静電気障害の解析
- 半導体デバイスの静電気対策
- ディ-プサブミクロン領域におけるプロセスマ-ジンの最適化の一手法 (VLSI) -- (設計およびCAD技術)
- 静電気保護回路設計手法の開発