静電気耐性の設計評価技術 (VLSI<特集>) -- (パッケ-ジおよび信頼性技術)

スポンサーリンク

概要

• 論文の詳細を見る
• 沖電気工業沖時報編集委員会の論文

著者

• 加藤 且宏

  沖電気工業株式会社 シリコンソリューションカンパニー研究本部soi商品開発部

• 福田 保裕

  沖電気工業株式会社 シリコンソリューションカンパニー研究本部soi商品開発部

関連論文

• 高速バイポーラ集積回路におけるESD耐性向上対策
• 表示用高耐圧ドライバLSIにおけるシステムノイズ破壊解析と耐性評価方法の提案
• 周辺回路がトリガ源となるラッチアップ現象のシミュレーション手法の検討
• 入出力保護回路がトリガ源となるラッチアップ現象の詳細検討
• 静電気耐性の設計評価技術 (VLSI) -- (パッケ-ジおよび信頼性技術)
• 半導体デバイスの静電気障害の解析

スポンサーリンク