周辺回路がトリガ源となるラッチアップ現象のシミュレーション手法の検討
スポンサーリンク
概要
- 論文の詳細を見る
CMOSのラッチアップ現象に対する信頼性の確保は、素子の微細化・高集積化に伴い益々厳しくなるため、LSI開発初期段階において信頼性を効率的に作り込む事が大きな課題となっている。問題となっているラッチアップモードには、周辺回路がトリガの注入源になり内部回路でラッチアップを起こす現象がある。このモードの耐性向上のためには、周辺回路からの注入トリガ電流を減衰させるための十分な距離を設けることが必要であるが、距離は集積度に影響を与えるため、レイアウト設計段階でのな距離の最適化が必要となる。本発表では設計段階での距離の最適化を目的に、従来報告されていない周辺を注入源とした内部回路のラッチアップ現象のシミュレーション方法についての検討結果を報告する。
- 社団法人電子情報通信学会の論文
- 1996-03-11
著者
-
福田 保裕
沖電気工業品質保証センタ
-
石井 聡巳
沖電気工業株式会社 シリコンソリューションカンパニー生産本部デバイス技術部
-
大平 茂晴
沖電気工業(株) 電子デバイス事業本部
-
馬場 俊祐
沖電気工業(株) 電子デバイス事業本部
-
福田 保裕
沖電気工業 研究本部
-
福田 保裕
沖電気工業株式会社 シリコンソリューションカンパニー研究本部soi商品開発部
-
馬場 俊祐
超LSI研究開発センタ
-
福田 保裕
沖電気工業
-
馬場 俊祐
沖電気工業
関連論文
- 高速バイポーラ集積回路におけるESD耐性向上対策
- MOSFETスナップバック特性のプロセスデバイスシミュレーション
- MOSFETスナップバック特性のプロセスデバイスシミュレーション
- MOSFETスナップバック特性のプロセスデバイスシミュレーション
- MOSFETスナップバック特性のプロセスデバイスシミュレーション
- 表示用高耐圧ドライバLSIにおけるシステムノイズ破壊解析と耐性評価方法の提案
- 周辺回路がトリガ源となるラッチアップ現象のシミュレーション手法の検討
- プロセス変動を考慮した回路シミュレーションパラメータの設定方法に関する検討
- 半導体デバイスの静電気破壊現象
- TA-4 電子デバイスにおける静電気対策の動向
- 入出力保護回路がトリガ源となるラッチアップ現象の詳細検討
- 静電気耐性の設計評価技術 (VLSI) -- (パッケ-ジおよび信頼性技術)
- 半導体デバイスの静電気障害の解析
- 半導体デバイスの静電気対策
- A 0.5V Logdomain Filter Using Low Threshold Voltage SOI CMOS Process
- C-11-3 完全空乏型SOI-MOSFETのパストランジスタ特性
- ディ-プサブミクロン領域におけるプロセスマ-ジンの最適化の一手法 (VLSI) -- (設計およびCAD技術)