高速バイポーラ集積回路におけるESD耐性向上対策
スポンサーリンク
概要
- 論文の詳細を見る
高速バイポーラデバイスにおけるESD耐性向上対策について検討した。その結果,E-B接合間に保護ダイオードをその接合が逆となる方向に接続することにより、静電気サージ流入によるh_FE>の低下を大幅に防止できた。また、高速アナログ回路へ適用し、静電気耐性が向上することを確認した。
- 社団法人電子情報通信学会の論文
- 1994-10-14
著者
-
清水 隆之
沖電気工業株式会社
-
福迫 真一
沖電気工業株式会社
-
清水 隆之
沖電気工業超lsi研究開発センター
-
福田 保裕
沖電気工業品質保証センタ
-
宮原 信行
沖電気工業品質保証センタ
-
福迫 真一
沖電気工業
-
福迫 真一
沖電気工業株式会社 シリコンソリューションカンパニーデザイン本部assp設計部
-
福田 保裕
沖電気工業 研究本部
-
福田 保裕
沖電気工業株式会社 シリコンソリューションカンパニー研究本部soi商品開発部
-
福田 保裕
沖電気工業
関連論文
- 3.3V電源動作156Mb/s 光受信用プリアンプIC
- 3.3V電源動作156Mb/s光受信用アンプ内蔵PDモジュール
- 3.3V電源動作156Mb/s光受信モジュール
- 高速バイポーラ集積回路におけるESD耐性向上対策
- 高感度・広ダイナミックレンジ光受信用プリアンプIC
- 3.3V電源動作156Mb/s光受信用3RIC
- MOSFETスナップバック特性のプロセスデバイスシミュレーション
- MOSFETスナップバック特性のプロセスデバイスシミュレーション
- MOSFETスナップバック特性のプロセスデバイスシミュレーション
- MOSFETスナップバック特性のプロセスデバイスシミュレーション
- 表示用高耐圧ドライバLSIにおけるシステムノイズ破壊解析と耐性評価方法の提案
- 周辺回路がトリガ源となるラッチアップ現象のシミュレーション手法の検討
- 半導体デバイスの静電気破壊現象
- TA-4 電子デバイスにおける静電気対策の動向
- 入出力保護回路がトリガ源となるラッチアップ現象の詳細検討
- 静電気耐性の設計評価技術 (VLSI) -- (パッケ-ジおよび信頼性技術)
- 半導体デバイスの静電気障害の解析
- 半導体デバイスの静電気対策
- 2.4Gb/s用低消費電力11×320Mb/s並列光伝送用LSIの開発