プロセス変動を考慮した回路シミュレーションパラメータの設定方法に関する検討

スポンサーリンク

概要

• 論文の詳細を見る

• 素子の微細化・高速化に伴い、動作マージンを考慮したLSI設計は、益々厳しい状況となっている。一般に、LSI製品は推奨動作条件における製品の動作保証をおこなっているため、LSIの設計段階では動作保証条件内での遅延時間のばらつきによる動作保証をおこなった設計をする必要がある。一般に遅延時間のばらつきの要因としては、電源電圧・温度・製造プロセスがある。この中で製造プロセスのばらつきは、プロセスの微細化に伴い、特性変動に与える感度が高くなってきており、影響を正確に見積もることが重要な課題となっている。一般に、プロセス変動は量産段階の製造ラインの経時変化を考慮したものである必要があるが、通常はSPICEパラメータにプロセス変動分を見込み設計が行われる。しかしSPICEパラメータは、実際の物理現象を正確に反映しているわけでは無いため、実際の設計ではオーバスペックとなっている場合が多い。そこで、今回、我々は、プロセス・デバイスシミュレーション結果より回路シミュレーションパラメータを抽出するシステムを構築し、回路パラメータの管理方法について検討したので、その結果について報告する。

• 社団法人電子情報通信学会の論文
• 1995-03-27

著者

• 石井 聡巳

  沖電気工業株式会社 シリコンソリューションカンパニー生産本部デバイス技術部

• 大平 茂晴

  沖電気工業(株) 電子デバイス事業本部

• 馬場 俊祐

  沖電気工業(株) 電子デバイス事業本部

• 馬場 俊祐

  超LSI研究開発センタ

• 馬場 俊祐

  沖電気工業

関連論文

• 表示用高耐圧ドライバLSIにおけるシステムノイズ破壊解析と耐性評価方法の提案
• 周辺回路がトリガ源となるラッチアップ現象のシミュレーション手法の検討
• プロセス変動を考慮した回路シミュレーションパラメータの設定方法に関する検討
• 入出力保護回路がトリガ源となるラッチアップ現象の詳細検討
• A 0.5V Logdomain Filter Using Low Threshold Voltage SOI CMOS Process
• C-11-3 完全空乏型SOI-MOSFETのパストランジスタ特性
• ディ-プサブミクロン領域におけるプロセスマ-ジンの最適化の一手法 (VLSI) -- (設計およびCAD技術)

スポンサーリンク