クロック周辺のクロストーク検証手法

スポンサーリンク

概要

論文の詳細を見る
半導体プロセスの微細化が進み、LSIの配線間隔は減少している。このような配線間隔の減少によるカップリング容量の増加は、クロストークの影響を増加させ、誤動作を引き起こすこともある[1][2][3][4]。本稿では、クロックと特に遅延による影響が大きいクリティカルパスネット間における、クロストークの遅延時間に与える影響を検出する手法を提案する。さらに、本手法の実現性(時間計算量)を見積り、実験によリクロストーク発生頻度を調査したので、ここに報告する。
社団法人電子情報通信学会の論文
1997-03-06

著者

関連論文

もっと見る

スポンサーリンク