UDL/I処理系によるLSI設計環境
スポンサーリンク
概要
- 論文の詳細を見る
UDL/I標準化委員会ではUDL/I言語仕様を策定するとともに、言語標準化を推進するためにUDL/I処理系としてシミュレータ及び論理合成システムを開発し、委員会メンバにリリースして来た。我々は、UDL/I処理系で設計したLSIをASICとして実現するためにファウンドリ・インタフェースを含む設計環境を構築し、大学におけるLSI教育用の設計に適用したので報告する。本論文ではASIC設計環境について述べるとともに、現在のUDL/I処理系の課題及びUDL/Iの合成モデルに関する提案について報告する。
- 社団法人電子情報通信学会の論文
- 1995-03-27
著者
関連論文
- CPUと密に結合したコプロセッサによるハードウェア/ソフトウェア協調設計 (集積回路)
- 高位合成システムCCAPのAMPマルチコアシステム設計のための拡張(高位合成,FPGA応用及び一般)
- 3-2フルディジタルプラネタリウムの仕組み(3.大人向けの夏企画 : 夏らしいサイエンスの話題)(夏休み特集 : 夏休みを有意義に過ごす)
- AS-1-2 入力プログラムと中間表現の実行に基づく高位合成システムのテスト(AS-1.高位設計・検証,シンポジウムセッション)
- MIPSアセンブリを中間表現とする高位合成システムの実装
- MIPSアセンブリを中間表現とする高位合成システムの実装
- MIPSアセンブリを中間表現とする高位合成システムの実装
- MIPSアセンブリを中間表現とする高位合成システムの実装
- CPUと密に結合したコプロセッサによるハードウェア/ソフトェア協調設計
- CPUと密に結合したコプロセッサによるハードウェア/ソフトェア協調設計
- 高位合成システムCCAPのAMPマルチコアシステム設計のための拡張(高位合成,FPGA応用及び一般)
- 高位合成システムCCAPのAMPマルチコアシステム設計のための拡張(高位合成,FPGA応用及び一般)
- 高位合成システムCCAPのAMPマルチコアシステム設計のための拡張(高位合成,FPGA応用及び一般)
- MPEG-2 ビデオエンコーダにおけるPES化処理構成の検討
- CPUと密に結合したコプロセッサによるハードウェア/ソフトェア協調設計
- CPUと密に結合したコプロセッサによるハードウェア/ソフトェア協調設計
- 高位合成システムCCAPにおけるハードウェア関数からのソフトウェア関数の呼び出し(高位合成)
- 高位合成処理システムCCAPを用いたAES暗号処理の高速化(高位合成)
- 高位合成システムCCAPにおけるハードウェア関数からのソフトウェア関数の呼び出し(高位合成)
- 高位合成処理システムCCAPを用いたAES暗号処理の高速化(高位合成)
- 高位合成システムCCAPにおけるハードウェア関数からのソフトウェア関数の呼び出し
- 高位合成処理システムCCAPを用いたAES暗号処理の高速化
- ソフトウェア互換ハードウェアを合成する高位合成システムCCAPにおける変数と関数の扱い(VLSIの設計/検証/テスト及び一般(デザインガイア))
- ソフトウェア互換ハードウェアを合成する高位合成システムCCAPにおける変数と関数の扱い(VLSIの設計/検証/テスト及び一般(デザインガイア))
- MIPSアセンブリを中間表現とする高位合成システムの実装
- MIPSアセンブリを中間表現とする高位合成システムの実装
- MIPSアセンブリを中間表現とする高位合成システムの実装
- ハードウェア記述言語 3. ハードウェア記述言話の比較 (ハードウェア記述言語)
- MPEG2システム多重/分離LSIのファームウェア
- MPEG2システム多重/分離LSIのハードウェア
- MPEG2システム多重/分離LSIのアーキテクチャ
- ハードウェア/ソフトウェア・コデザインのためのビット数指定言語Valen-Cとその処理系の開発
- UDL/I処理系によるLSI設計環境
- UDL/I第2期ソフトウェア開発 : 合成系ソフトウェアのテスト
- UDL/I第2期ソフトウェア開発 : 合成系ソフトウェアの開発
- 論理合成システムSERAPHIMテンプレート化合成手法
- ソフトウェア互換ハードウェアを合成する高位合成システムCCAPにおける変数と関数の扱い(VLSIの設計/検証/テスト及び一般(デザインガイア))
- ソフトウェア互換ハードウェアを合成する高位合成システムCCAPにおける変数と関数の扱い(VLSIの設計/検証/テスト及び一般(デザインガイア))
- LSI設計教育と計算機ハードウェア教育のためのマイクロプロセッサ : KUE-CHIP2
- 計算機教育用マイクロコンピュータの開発とその応用 : 集積回路技術を利用した情報工学実験
- MPEG2多重/分離LSIのリアルタイムファームウェア構成法
- 効率的CADツ-ル起動を目的とした統合環境
- ソフトウェアと再リンク可能なハードウェアの高位合成(高位合成と演算応用,FPGA応用及び一般)
- アセンブリコードを中間表現とする高位合成における関数の併合(高位合成と演算応用,FPGA応用及び一般)
- ソフトウェアと再リンク可能なハードウェアの高位合成(高位合成と演算応用,FPGA応用及び一般)
- アセンブリコードを中間表現とする高位合成における関数の併合(高位合成と演算応用,FPGA応用及び一般)
- ソフトウェアと再リンク可能なハードウェアの高位合成(高位合成と演算応用,FPGA応用及び一般)
- アセンブリコードを中間表現とする高位合成における関数の併合(高位合成と演算応用,FPGA応用及び一般)
- ソフトウェアと再リンク可能なハードウェアの高位合成
- ソフトウェアと再リンク可能なハードウェアの高位合成
- ソフトウェアと再リンク可能なハードウェアの高位合成
- アセンブリコードを中間表現とする高位合成における関数の併合
- アセンブリコードを中間表現とする高位合成における関数の併合
- アセンブリコードを中間表現とする高位合成における関数の併合
- A-3-8 CPUとハードウェアアクセラレータの実行切替えの高速化(A-3.VLSI設計技術,一般セッション)
- 機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ(応用設計, FPGA応用及び一般)
- 機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ(応用設計, FPGA応用及び一般)
- A-3-7 再リンク可能なハードウェアを合成する高位合成系の実装(A-3.VLSI設計技術,一般セッション)
- 機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ(応用設計, FPGA応用及び一般)
- CPU密結合型アクセラレータの機械語プログラムからの自動合成(システム設計環境,FPGA応用及び一般)
- CPU密結合型アクセラレータの機械語プログラムからの自動合成(システム設計環境,FPGA応用及び一般)
- CPU密結合型アクセラレータの機械語プログラムからの自動合成(システム設計環境,FPGA応用及び一般)