UDL/I第2期ソフトウェア開発 : 合成系ソフトウェアのテスト
スポンサーリンク
概要
- 論文の詳細を見る
(社)日本電子工業振興協会のUDL/I (Unified Design Language for Integrated Circuit)論理合成処理系の開発について,実施した動作テストの方法を中心に報告する.「UDL/Iの言語仕様に忠実な論理合成を行う事」と「大規模な回路のUDL/I記述を実用上問題なく合成できる事」の両者を保証するために行ったUDL/I論理合成処理系のテスト方法とその結果を報告する.
- 一般社団法人情報処理学会の論文
- 1994-06-24
著者
関連論文
- CPUと密に結合したコプロセッサによるハードウェア/ソフトウェア協調設計 (集積回路)
- 高位合成システムCCAPのAMPマルチコアシステム設計のための拡張(高位合成,FPGA応用及び一般)
- 3-2フルディジタルプラネタリウムの仕組み(3.大人向けの夏企画 : 夏らしいサイエンスの話題)(夏休み特集 : 夏休みを有意義に過ごす)
- AS-1-2 入力プログラムと中間表現の実行に基づく高位合成システムのテスト(AS-1.高位設計・検証,シンポジウムセッション)
- MIPSアセンブリを中間表現とする高位合成システムの実装
- MIPSアセンブリを中間表現とする高位合成システムの実装
- MIPSアセンブリを中間表現とする高位合成システムの実装
- MIPSアセンブリを中間表現とする高位合成システムの実装
- CPUと密に結合したコプロセッサによるハードウェア/ソフトェア協調設計
- CPUと密に結合したコプロセッサによるハードウェア/ソフトェア協調設計
- 高位合成システムCCAPのAMPマルチコアシステム設計のための拡張(高位合成,FPGA応用及び一般)
- 高位合成システムCCAPのAMPマルチコアシステム設計のための拡張(高位合成,FPGA応用及び一般)
- 高位合成システムCCAPのAMPマルチコアシステム設計のための拡張(高位合成,FPGA応用及び一般)
- MPEG-2 ビデオエンコーダにおけるPES化処理構成の検討
- CPUと密に結合したコプロセッサによるハードウェア/ソフトェア協調設計
- CPUと密に結合したコプロセッサによるハードウェア/ソフトェア協調設計
- 高位合成システムCCAPにおけるハードウェア関数からのソフトウェア関数の呼び出し(高位合成)
- 高位合成処理システムCCAPを用いたAES暗号処理の高速化(高位合成)
- 高位合成システムCCAPにおけるハードウェア関数からのソフトウェア関数の呼び出し(高位合成)
- 高位合成処理システムCCAPを用いたAES暗号処理の高速化(高位合成)
- 高位合成システムCCAPにおけるハードウェア関数からのソフトウェア関数の呼び出し
- 高位合成処理システムCCAPを用いたAES暗号処理の高速化
- ソフトウェア互換ハードウェアを合成する高位合成システムCCAPにおける変数と関数の扱い(VLSIの設計/検証/テスト及び一般(デザインガイア))
- ソフトウェア互換ハードウェアを合成する高位合成システムCCAPにおける変数と関数の扱い(VLSIの設計/検証/テスト及び一般(デザインガイア))
- MIPSアセンブリを中間表現とする高位合成システムの実装
- MIPSアセンブリを中間表現とする高位合成システムの実装
- MIPSアセンブリを中間表現とする高位合成システムの実装
- ハードウェア記述言語 3. ハードウェア記述言話の比較 (ハードウェア記述言語)
- MPEG2システム多重/分離LSIのファームウェア
- MPEG2システム多重/分離LSIのハードウェア
- MPEG2システム多重/分離LSIのアーキテクチャ
- ハードウェア/ソフトウェア・コデザインのためのビット数指定言語Valen-Cとその処理系の開発
- UDL/I処理系によるLSI設計環境
- UDL/I第2期ソフトウェア開発 : 合成系ソフトウェアのテスト
- UDL/I第2期ソフトウェア開発 : 合成系ソフトウェアの開発
- 論理合成システムSERAPHIMテンプレート化合成手法
- ソフトウェア互換ハードウェアを合成する高位合成システムCCAPにおける変数と関数の扱い(VLSIの設計/検証/テスト及び一般(デザインガイア))
- ソフトウェア互換ハードウェアを合成する高位合成システムCCAPにおける変数と関数の扱い(VLSIの設計/検証/テスト及び一般(デザインガイア))
- LSI設計教育と計算機ハードウェア教育のためのマイクロプロセッサ : KUE-CHIP2
- 計算機教育用マイクロコンピュータの開発とその応用 : 集積回路技術を利用した情報工学実験
- MPEG2多重/分離LSIのリアルタイムファームウェア構成法
- 効率的CADツ-ル起動を目的とした統合環境
- ソフトウェアと再リンク可能なハードウェアの高位合成(高位合成と演算応用,FPGA応用及び一般)
- アセンブリコードを中間表現とする高位合成における関数の併合(高位合成と演算応用,FPGA応用及び一般)
- ソフトウェアと再リンク可能なハードウェアの高位合成(高位合成と演算応用,FPGA応用及び一般)
- アセンブリコードを中間表現とする高位合成における関数の併合(高位合成と演算応用,FPGA応用及び一般)
- ソフトウェアと再リンク可能なハードウェアの高位合成(高位合成と演算応用,FPGA応用及び一般)
- アセンブリコードを中間表現とする高位合成における関数の併合(高位合成と演算応用,FPGA応用及び一般)
- ソフトウェアと再リンク可能なハードウェアの高位合成
- ソフトウェアと再リンク可能なハードウェアの高位合成
- ソフトウェアと再リンク可能なハードウェアの高位合成
- アセンブリコードを中間表現とする高位合成における関数の併合
- アセンブリコードを中間表現とする高位合成における関数の併合
- アセンブリコードを中間表現とする高位合成における関数の併合
- A-3-8 CPUとハードウェアアクセラレータの実行切替えの高速化(A-3.VLSI設計技術,一般セッション)
- 機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ(応用設計, FPGA応用及び一般)
- 機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ(応用設計, FPGA応用及び一般)
- A-3-7 再リンク可能なハードウェアを合成する高位合成系の実装(A-3.VLSI設計技術,一般セッション)
- 機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ(応用設計, FPGA応用及び一般)
- CPU密結合型アクセラレータの機械語プログラムからの自動合成(システム設計環境,FPGA応用及び一般)
- CPU密結合型アクセラレータの機械語プログラムからの自動合成(システム設計環境,FPGA応用及び一般)
- CPU密結合型アクセラレータの機械語プログラムからの自動合成(システム設計環境,FPGA応用及び一般)