ハードウェア/ソフトウェア協調設計のためのソフトウェアパイプライニングを用いた機能分割
スポンサーリンク
概要
- 論文の詳細を見る
信号処理においては、積和演算などの処理を一定のスループットで実行する必要がある。本報告では、信号処理をVLIWプロセッサとその上で実行されるソフトウェアとして実現することを考える。このハードウェアとソフトウェアを協調設計によって設計する場合、機能分割においてVLIWプロセッサの演算器の種類と個数の決定をする必要がある。この問題を解決するために、ソフトウェアパイプライニングを用いた機能分割法を提案する。この提案法により、スループットを制約として、演算器の種類と個数を決定することが可能になる。
- 社団法人電子情報通信学会の論文
- 1995-03-27
著者
関連論文
- MPEG4のための8×8ブロックモード対応の動き検出器のハードウエア構成とそのVHDLモデル
- MPEG4のための8×8ブロックモード対応の動き検出器のハードウエア構成とそのVHDLモデル
- MPEG4のための8×8ブロックモード対応の動き検出器のハードウエア構成とそのVHDLモデル
- 低ビット動き検出のためのメディアンカット量子化器のVLSI構成
- 低ビット動き検出のためのメディアンカット量子化器のVLSI構成
- 低ビット動き検出のためのメディアンカット量子化器のVLSI構成
- D-11-14 MPEG4のための8×8ブロックモード対応の動き検出器の線形アレー構成
- 動画像動き検出における冗長なし全探索処理のハードウェアモデルを用いた評価
- ラティス構成による多次元直線位相パラユニタリフィルタバンクの設計法
- ラティス構成による多次元直線位相パラユニタリフィルタバンクの設計法
- ラティス構成による多次元直線位相パラユニタリフィルタバンクの設計法
- 条件分岐を含むソフトウェアパイプライニングに基づく動き検出処理の実現
- 条件分岐を含むソフトウェアパイプライニングに基づく動き検出処理の実現
- 条件分岐を含むソフトウェアパイプライニングに基づく動き検出処理の実現
- 低ビット画像のためのアレイ型動き推定器の構成とハードウェア規模の低減
- 低ビット画像のためのアレイ型動き推定器の構成とハードウェア規模の低減
- 低ビット画像のためのアレイ型動き推定器の構成とハードウェア規模の低減
- ループ・パイプライニングに基づく演算器構成に自由度を持つ動き検出器の構成法
- ループ・パイプライニングに基づく演算器構成に自由度を持つ動き検出器の構成法
- 階層的な抽象レベル構造を持つシミュレーションモデルの評価
- 異なる演算語長を持つ処理に対する演算器の選択法
- ソフトウェア・パイプライニングに基づく演算器の選択法 : 時間制約に関する検討
- 異なる抽象化レベルを持つシミュレーションモデルの生成 : レジスタ転送の関数表現に基づく生成法
- ソフトウェア・パイプライニングに基づくVLIWプロセッサの演算器の一構成法
- ハードウェア/ソフトウェア協調設計における機能分割の評価を目的とした命令パイプラインモデルの一実現法
- 機能分割のためのパイプライン・プロセッサのペトリネットモデルに関する検討
- ハードウェア/ソフトウェア協調設計のためのソフトウェアパイプライニングを用いた機能分割
- ハードウェア/ソフトウェア協調設計のためのC言語に基づく協調シミュレータの実現
- SA-3-1 ハードウェア/ソフトウェア協調設計のためのC言語に基づく協調シミュレータの実現(SA-3. ハードウェア/ソフトウェア・コデザイン,シンポジウム)
- Design Automation30年の歩み
- JPEG/MPEGと互換性のあるサブバンド符号化システム
- JPEG/MPEGと互換性のあるサブバンド符号化システム
- JPEG/MPEGと互換性のあるサブバンド符号化システム
- Householder分解を用いたオーバサンプルパラユニタリDFTフィルタバンクの一設計法
- 電子計算機の国産化と国策について
- ディジタルシステムの自動設計30年の歩み