山田 昭彦 | 東京都立大学大学院工学研究科電気工学専攻
スポンサーリンク
概要
関連著者
-
山田 昭彦
東京都立大学大学院工学研究科電気工学専攻
-
山田 昭彦
東京都立大学
-
貴家 仁志
東京都立大学大学院工学研究科
-
貴家 仁志
東京都立大学
-
内田 健
東京都立大学大学院工学研究科電気工学専攻
-
村松 正吾
新潟大学工学部電気電子工学科
-
村松 正吾
東京都立大学大学院工学研究科電気工学専攻
-
坂本 憲司
東京都立大学大学院工学研究科電気工学専攻
-
高山 克美
東京都立大学大学院 工学研究科 電気工学専攻
-
山本 宰
東京都立大学大学院工学研究科電気工学専攻
-
武内 直也
東京都立大学 電子情報工学科
-
山本 宰
東京都立大学大学院 工学研究科 電気工学専攻
-
中薗 啓介
東京都立大学工学部電子・情報工学科
-
山田 昭彦
東京都立大学電子情報工学科
-
寅家 仁志
東京都立大学電子情報工学科
-
杉藤 芳雄
電子技術総合研究所ソフトウェア部
-
梶田 邦之
東京都立大学工学部電子・情報工学科
-
小林 弘幸
東京都立大学工学部電子・情報工学科
-
杉藤 芳雄
電子技術総合研究所
著作論文
- MPEG4のための8×8ブロックモード対応の動き検出器のハードウエア構成とそのVHDLモデル
- MPEG4のための8×8ブロックモード対応の動き検出器のハードウエア構成とそのVHDLモデル
- MPEG4のための8×8ブロックモード対応の動き検出器のハードウエア構成とそのVHDLモデル
- 低ビット動き検出のためのメディアンカット量子化器のVLSI構成
- 低ビット動き検出のためのメディアンカット量子化器のVLSI構成
- 低ビット動き検出のためのメディアンカット量子化器のVLSI構成
- D-11-14 MPEG4のための8×8ブロックモード対応の動き検出器の線形アレー構成
- 動画像動き検出における冗長なし全探索処理のハードウェアモデルを用いた評価
- ラティス構成による多次元直線位相パラユニタリフィルタバンクの設計法
- ラティス構成による多次元直線位相パラユニタリフィルタバンクの設計法
- ラティス構成による多次元直線位相パラユニタリフィルタバンクの設計法
- 条件分岐を含むソフトウェアパイプライニングに基づく動き検出処理の実現
- 条件分岐を含むソフトウェアパイプライニングに基づく動き検出処理の実現
- 条件分岐を含むソフトウェアパイプライニングに基づく動き検出処理の実現
- 低ビット画像のためのアレイ型動き推定器の構成とハードウェア規模の低減
- 低ビット画像のためのアレイ型動き推定器の構成とハードウェア規模の低減
- 低ビット画像のためのアレイ型動き推定器の構成とハードウェア規模の低減
- ループ・パイプライニングに基づく演算器構成に自由度を持つ動き検出器の構成法
- ループ・パイプライニングに基づく演算器構成に自由度を持つ動き検出器の構成法
- 階層的な抽象レベル構造を持つシミュレーションモデルの評価
- 異なる演算語長を持つ処理に対する演算器の選択法
- ソフトウェア・パイプライニングに基づく演算器の選択法 : 時間制約に関する検討
- 異なる抽象化レベルを持つシミュレーションモデルの生成 : レジスタ転送の関数表現に基づく生成法
- ソフトウェア・パイプライニングに基づくVLIWプロセッサの演算器の一構成法
- ハードウェア/ソフトウェア協調設計における機能分割の評価を目的とした命令パイプラインモデルの一実現法
- 機能分割のためのパイプライン・プロセッサのペトリネットモデルに関する検討
- ハードウェア/ソフトウェア協調設計のためのソフトウェアパイプライニングを用いた機能分割
- ハードウェア/ソフトウェア協調設計のためのC言語に基づく協調シミュレータの実現
- SA-3-1 ハードウェア/ソフトウェア協調設計のためのC言語に基づく協調シミュレータの実現(SA-3. ハードウェア/ソフトウェア・コデザイン,シンポジウム)
- JPEG/MPEGと互換性のあるサブバンド符号化システム
- JPEG/MPEGと互換性のあるサブバンド符号化システム
- JPEG/MPEGと互換性のあるサブバンド符号化システム
- Householder分解を用いたオーバサンプルパラユニタリDFTフィルタバンクの一設計法
- 電子計算機の国産化と国策について
- ディジタルシステムの自動設計30年の歩み