CMOS-IC負荷におけるスイッチング電源ノイズのシグナル・インテグリティに及ぼす影響(制御技術関連)

スポンサーリンク

概要

論文の詳細を見る
CMOSロジックICを負荷とする電源として,スイッチング電源を用いた場合の伝導ノイズに関する実験的検討を行ったものである.CMOSロジック回路の電源にDC-DCコンバータを用いた場合,クロック信号を搬送波として電源ノイズが振幅変調された信号として線路を伝播する.また,CMOS-IC負荷にエネルギーを供給する電源構成が非絶縁型のローカル電源のみでなく,絶線型のメイン電源とカスケード構成された場合における電源ノイズが,相互変調作用を受け,高速ロジック信号の信号品質(シグナル・インテグリティ;SI)に与える影響の可能性などCMOS-IC負荷条件における電源ノイズ評価について考察する.
2004-10-28

著者

関連論文

もっと見る

スポンサーリンク