クァドリテールセルをマルチプライヤ・コア回路として用いて実現されるMOS4象限アナログマルチプライヤ

概要

論文の詳細を見る
クァドリテールセルをマルチプライヤ・コア回路として用いて実現されるMOS4象限アナログマルチプライヤについて報告する。クァドリテールセルは、適当な2入力電圧を組み合わせてコア回路のそれぞれのトランジスタのゲートに印加することで、マルチプライヤ・コア回路として動作する。この2つの入力電圧の組み合わせ方法は無数にある。しかし、このようなクァドリテールセルを用いて実現される全てのMOS4象限アナログマルチプライヤは通常、ブルト(Bult)とヴァリンガ(Wallinga)の提案したマルチプライヤ、あるいはブルトの提案したマルチプライヤ(この回路はワン(Wang)によりあまねく知られるようになった)と等しい伝達特性を持つ。MOSマルチプライヤ・コア回路の入力回路は、もちろん、能動素子で実規できるが、もし、印加される電圧が全て正の組み合わせであれば抵抗分圧でも実現できる。提案するマルチプライヤ回路は、低電圧で動作し、nチャンネルMOSトランジスタと抵抗によりMOSプロセスで簡単に実規できるので利用範囲が広い。
一般社団法人電子情報通信学会の論文
1995-09-22