組織符号の検査ビットを用いた署名解析法の研究

スポンサーリンク

概要

論文の詳細を見る
本稿では新しい署名解析法を提案し、その性能を肝価する。従来、被検査回路の出力をシフトレジスタを用いて圧縮し、同様に圧縮した正しい回路の出力と比較し故障を検出する方式が提案されているが、テスト長によらず見逃し誤り(エイリアス)が起きてしまう。そこで本方式では、被検査回路の出力を組織符号の情報ビットとしてとらえ、それから得られる検査ビットをシグネチャとする構成が簡単な方式を提案し、特に巡回符号に関してシミュレーションを行ない、エイリアス確率などの解析を行なった。その結果、テスト長に比例するメモリ量を必要とするが、ある程度のテスト長でエイリアス確率が0に収束することが示された。
社団法人電子情報通信学会の論文
1995-08-23

著者

関連論文

もっと見る

スポンサーリンク