Visual BUC Shell : 対話履歴図形表示によるボトムアッププログラミング
スポンサーリンク
概要
- 論文の詳細を見る
我々はプログラミングを行なうエンジニアや研究者を対象とした思考支援システムの研究を行なっている。この中で現在、ユーザが例示した作業からプログラムを生成するPBE(Programing By Example)機能の実現を検討している。PRE機能を応用したシステムは幾つか知られているが、これらは基本的に記録した作業手順をそのまま再生するものである。このため記録中の試行錯誤過程が生成されたプログラムに組み込まれるという問題がある。我々はこの問題を解決するため、過去の対話履歴からユーザの指示に従ってプログラムを生成するBUC(Bottom Up Compose)機能を提案した。今回、我々はこのBUC機能を組み込んだ対話シェル(= Visual BUC Shell)をLISP上に試作した。Visual BUC Shellは、「実験的にコマンドを実行して試行錯誤を重ね、所望の結果が得られたら、その結果を出力するプログラムをコンピュータに生成さ[fiqure]せる」というボトムアップのプログラミングスタイルを可能にする。
- 一般社団法人情報処理学会の論文
- 1990-09-04
著者
関連論文
- SR2001における並列トレーサ/モニタ機能
- 超並列計算機 SR2201 のネットワーク・インタフェース・アーキテクチャ
- OS接続モジュールSymbioseを用いたBSD-HiTactix連動システムの設計と実装
- デモ17 Hitactix/Symbioseの開発(1) : 概要
- 2Z-7 HiTactix/Symbioseの開発(7) : ビデオサービスにおける高精度レート整合
- 2Z-6 HiTactix/Symbioseの開発(6) : Dynamic Gatewayの性能評価
- 2Z-5 HiTactix/Symbioseの開発(5) : Dynamic Gatewayへの応用
- 2Z-4 HiTactix/Symbioseの開発(4) : ストライプト・メディア・ファイルシステム
- 2Z-3 HiTactix/Symbioseの開発(3) : Virtual File Ssytemの設計
- 2Z-2 HiTactix/Symbioseの開発(2) : OS接続モジュールSymbioseを用いた機能分散型並列OSの設計と実装
- 2Z-1 HiTactix/Symbioseの開発(1) : 概要
- 連続メディア処理向けカーネルの性能評価
- 多段接続された計算機間の遅延を抑制するパケットスケジューリング方式の設計と評価(ネットワーク)
- Ethernet上でQoSを保証する通信方法の設計と実装(マルチメディア通信プロトコル)
- アイソクロナススケジューラを応用したQoS保証型通信の設計と実装
- 連続メディア処理向けマイクロカーネルにおける内部排他制御方式 (新しいシステムソフトウェア)
- 連続メディア処理向きOSの周期駆動保証機構の設計と実装
- WWW連動型機能分散VODシステム
- アイソクロナス送信制御によるEthernet上でのQoS保証
- SR2001における高速プロセッサ間通信機能
- 分散並列OS「Orion」の試作 : 高速通信機能の検討
- 分散並列OS「Orion」の試作 : システムの性能評価
- 分散並列OS「Orion」の試作 : メッセージサーバの実装
- 分散並列OS「Orion」の試作 : プロセスサーバの実装
- 分散並列OS「Orion」の試作 : 並列計算におけるネームサーバの課題とその解決
- 分散並列OS「Orion」の試作 : システムの概要
- アイソクロナス・スケジューラの設計と性能評価
- アイソクロナス・スケジューラの設計と性能評価
- 連続メディア処理向きマイクロカーネルの開発(4) : 入出力方式の設計と評価
- 連続メディア処理向きマイクロカーネルの開発(3) : メモリ管理の開発
- 連続メディア処理向きマイクロカーネルの開発(2) : サイクリック・スケジューラの設計と実装
- 連続メディア処理向きマイクロカーネルの開発(1) : システムの概要と基本設計
- 情報のブロードキャッチシステム
- 密結合マルチプロセッサにおける排他制御処理オーバヘッドの解析的一評価手法
- Visual BUC Shell : 対話履歴図形表示によるボトムアッププログラミング
- 連続メディア処理向きマイクロカーネルの開発(5) : ビデオサーバ動画配送高速化方式の開発
- SR2001OSの開発コンセプト
- 組込み機器向けネットワークオフロードエンジンの検討と開発(ネットワークシステム)
- 組込み機器向けアクセラレータシステムの設計手法とネットワーク暗号アクセラレータへの適用(回路理論,回路解析)