Datarolプロセッサのインスタンススワップ管理と負荷制御について

概要

論文の詳細を見る
我々は、データフローアーキテクチャの問題点を解決するアーキテクチャとしてメモリの概念を取り入れたDatarolプロセッサアーキテクチャを提案してきた。これまでの設計では、1つのプロセッサエレメント(PE)はオペランドメモリ(OM)部に1k枚のレジスタファイルを持つようになっているが、実装の面からみるとこれはあまり現実的ではない。また、プログラム実行時に、同時に処理が可能な状態でいる関数活性体(インスタンス)の数ははとんどの場合あまり多くない。そこで、メモリを階層化し、処理の中断しているインスタンスは必要に応じてPE外部のメモリに待避させる方法が有効であると考える。また、データフローでは爆発的な並列性の増加のために資源の枯渇という問題が生じてくる。この問題を回避するためには、インスタンス生成の制御を行い資源を効率的に使用することが必要となる。ここでは、Datarolプロセッサのインスタンスのスワップ管理、及びインスタンス生成の制御の方法について考察する。
一般社団法人情報処理学会の論文
1990-03-14