リコンフィギャラブル・コンピューティング (<特集>やわらかいハードウェア)
スポンサーリンク
概要
- 論文の詳細を見る
リコンフィギャラブル・コンピューティングに適したプログラマブル・ロジックの論理ブロックを提案する.本論理ブロックは,回路の構成データの単位であるコンテキストを複数格納するための構成データキャッシュと,マルチコンテキスト化およびクラスタ化の両機能を有するLUT(Look Up Table)を持つ.本稿では,ベンチマーク回路を用いた評価結果から,従来の4入力LUTを用いた論理ブロックと速度性能が同じ場合には,実装密度が構成データキャッシュによって約2.5倍に向上することを示す.ただし,構成データキャッシュ内の回路はLUTへ書き込む必要がある.また,LUTのクラスタ化によって実装効率は約6%改善し,さらにLUTのマルチコンテキスト化によって実装面積および構成データ量がともに最小値を示すことを報告する.In this paper, we propose a logic block architecture of programmable logic that is suitable for reconfigurable computing. Our logic block contains configuration data cache for holding multiple contexts and the LUT (Look Up Table) that has the functions of multi-context and clustering. The context is a unit of configuration data for circuit. we evaluate implementation efficiency, implementation area and configuration data bits through mapping some benchmark circuits. As a result of the evaluation, the implementation density is improved up to about 2.5 times than the conventional logic block using 4-LUT by means of the configuration data cache. The implementation efficiency is improved about 6% by clustering of LUT. Moreover, the implementation area and the amount of the configuration data indicate minimum values respectively by means of the multi-context.
- 1999-08-15
著者
関連論文
- 単純なSIMD演算の組み合せによる高速実数演算の実現(デバイスアーキテクチャII, リコンフィギャラブルシステム, 一般)
- システムレベル設計に向けたFPGA応用教材の開発(FPGAとその応用及び一般)
- タイムワープ方式の通信遅延に関する性質検討
- 並列離散事象シミュレーション評価環境VPSEとタイムワープ手法の性質検討(並列処理)
- 粒度可変構造を持つ再構成論理セルを用いた基本演算回路の実装(アーキテクチャI, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- チップ面積及び遅延の削減を目的としたクラスタリングツールの開発(設計手法と高性能化, リコンフィギャラブルシステム, 一般)
- 粒度可変構造を持つ再構成論理セルアーキテクチャの提案(アーキテクチャI, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- リモート・ロジックアナライザの実装と評価(FPGAとその応用及び一般)
- リモート・ロジックアナライザの実装と評価(FPGAとその応用及び一般)
- リモート・ロジックアナライザの実装と評価(FPGAとその応用及び一般)
- リモート・ロジックアナライザの実装と評価(FPGAとその応用及び一般)
- リモート・ロジックアナライザの実装と評価
- リモート・ロジックアナライザの実装と評価
- リモート・ロジックアナライザの実装と評価
- リモート・ロジックアナライザの実装と評価
- システムレベル設計に向けたFPGA応用教材の開発(FPGAとその応用及び一般)
- システムレベル設計に向けたFPGA応用教材の開発(FPGAとその応用及び一般)
- Small-World Network化配線構造の遅延削減効果についての評価(デバイスアーキテクチャI, リコンフィギャラブルシステム, 一般)
- リコンフィギャラブルクラスタコンピューティングに向けたFPGAボードの開発(高速化技法, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- PCクラスタを利用した並列処理環境WinDSE
- 並列プログラミングライブラリPPElibにおける適応型メモリバッファリングの実装と評価(並列処理)
- 同期操作を隠蔽した並列プログラミングライブラリの実装と評価
- 動的リコンフィギャラブルシステムにおける再構成管理機構の開発(ハードウェアマネジメント, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- 機能分割実装による実行時再構成型MPEG-2デコーダの実現可能性(リコンフィギャラブル応用I)
- プロセッサ混載FPGAにおける部分再構成制御機構の開発(デバイスアーキテクチャI)
- SIMD型アクセラレータのJPEG2000エンコーダによる性能評価(デバイスアーキテクチャII, リコンフィギャラブルシステム, 一般)
- リモート・ロジックアナライザIPのFPGA実装と評価(システムII)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- FPGA遠隔再構成とリモート・ロジックアナライザ(FPGAとその応用及び一般)
- FPGA遠隔再構成とリモート・ロジックアナライザ(FPGAとその応用及び一般)
- 動的再構成デバイス向け配線共有型マルチコンテキスト化手法の一検討(FPGAとその応用及び一般)
- 動的再構成デバイス向け配線共有型マルチコンテキスト化手法の一検討(FPGAとその応用及び一般)
- 動的再構成デバイス向け配線共有型マルチコンテキスト化手法の一検討(FPGAとその応用及び一般)
- 動的再構成デバイス向け配線共有型マルチコンテキスト化手法の一検討(FPGAとその応用及び一般)
- 自律再構成による低消費エネルギー化手法(デバイスアーキテクチャII)
- FPGA遠隔再構成とリモート・ロジックアナライザ(FPGAとその応用及び一般)
- SA-1-5 ソフトコアプロセッサを用いたFPGAマルチプロセッサの実行可能性について
- KITEマイクロプロセッサによる計算機工学教育支援システム
- 編集にあたって (やわらかいハードウェア)
- リコンフィギャラブル・コンピューティング (やわらかいハードウェア)
- リコンフィギャラブル・ロジック向き論理ブロックの提案