二階層キャッシュをもつマルチプロセッサシステムにおけるアドレス変換機構の実装方式の考察
スポンサーリンク
概要
- 論文の詳細を見る
処理装置群と主記憶装置群とを, マトリクス状のスイッチで接続した密結合マルチプロセッサシステムの実用化を阻む最大の要因は, スイッチの実現に膨大な量の回路が必要なことである. この解決のため, スイッチ装置内にキャッシュを設け, メモリ参照の応答時間を短縮することにより, 主記憶インタフェースの数を削減し, スイッチに必要な回路の量を減らす方法が考えられる. 本論文では, 処理装置ほか, スイッチ装置にもキャッシュをもつ密結合マルチプロセッサシステムで, プログラムのアドレス空間を, 実記憶のアドレス空間に写像する機構を, どこに設けるべきかを, これらのキャッシュとの関係で検討している.
- 一般社団法人情報処理学会の論文
- 1985-05-15
著者
関連論文
- B-025 データ列対分割法を用いた並列二分木マージソートの高速化の検証(ソフトウェア,一般論文)
- M_043 電子計算機の本質の追求 : 命令セットアーキテクチャの切り口から分析する試み(M分野:アーキテクチャ・ユビキタス・セキュリティ)
- 9-213 Web学習教材『命令セットアーキテクチャ』の開発と講義への適用 : 主に教材開発工学の視点から((6)教材の開発-IV)
- A-031 柔軟性に富む先入れ先出し受付機構の提案(A分野:モデル・アルゴリズム・プログラミング)
- D-15-2 文字ベースのWeb学習教材のための教材設計法試論(D-15. 教育工学, 情報・システム1)
- C-037 クロスバスイッチ結合マルチプロセッサに適した排他制御機構の提案(C.アーキテクチャ・ハードウェア)
- (229)Web学習教材開発工学の試み(セッション66 e-ラーニング(インターネット・マルチメディア利用教育を含む)VII)
- D-15-28 教材の充実度と学習者の理解度との一関係例
- D-6-3 密結合マルチプロセッサシステム用相互排除機構の提案
- 学習教材の構成に関する一考察
- 密結合マルチプロセッサのバッファ合わせの評価
- 先取り機能をもつ密結合マルチプロセッサ向けキャッシュメモリの一例
- 高速先入れ先出し回路の提案
- 密結合マルチプロセッサシステムにおけるキャッシュメモリの先取り方式の一例
- 密結合マルチプロセッサシステムシミュレータの開発
- 二階層キャッシュをもつマルチプロセッサシステムにおけるアドレス変換機構の実装方式の考察
- A-13-9 ユニバーサル教育向けe-Learning教材のための理解確認問題設計法(A-13.思考と言語,一般講演)
- クロスバ・スイッチ結合型マルチプロセッサのキャッシュ無矛盾化方式の評価
- 密結合マルチプロセッサ環境における各種ソート法の評価
- 密結合マルチプロセッサ用アドレス変換機構