クロスバ・スイッチ結合型マルチプロセッサのキャッシュ無矛盾化方式の評価
スポンサーリンク
概要
- 論文の詳細を見る
p組の処理装置(ipu)群とm組の主記憶装置(msu)群とをp×m組の交点をもつクロスバ・スイッチ装置(swu)で結合したシステムの構成法を検討している。図1は論理構成の概要を示すもので、ipu群とmsu群はipu転送路とmsu転送路とでswuに接続される。周知のように各ipuの固有キャッシュは命令実行性能の達成に不可欠なほか共有メモリへの参照要求の競合軽減に効果がある。またswu内のmsu転送路対応に設けた共有キャッシュは参照時間の短縮のほか、cache consistencyの維持に用いられる。メモリヘの書き込みは固有キャッシュはストアスルー、共有キャッシュはストアイン方式で行われる。このため常に書き込み対象となる装置でipu群から最も遠い装置は共有キャッシュとなる。そこで共有キャッシュのブロック単位に各ipuヘの複写の有無を示す1ビットの複写表示子をipu数分集めて1語(複写表示語)とした複写表示記憶を設ける。メモリヘの書き込みの際、参照アドレスに対応した複写表示語を読み出し、固有キャッシュに複写をもつipuの有無を調べる。あれば該当ipu群に必要な情報を転送しバツファ合わせを指示する。本稿はこのcache consistency保持機構をシミュレータを用いて評価した報告である。
- 一般社団法人情報処理学会の論文
- 1993-09-27
著者
関連論文
- B-025 データ列対分割法を用いた並列二分木マージソートの高速化の検証(ソフトウェア,一般論文)
- M_043 電子計算機の本質の追求 : 命令セットアーキテクチャの切り口から分析する試み(M分野:アーキテクチャ・ユビキタス・セキュリティ)
- 9-213 Web学習教材『命令セットアーキテクチャ』の開発と講義への適用 : 主に教材開発工学の視点から((6)教材の開発-IV)
- A-031 柔軟性に富む先入れ先出し受付機構の提案(A分野:モデル・アルゴリズム・プログラミング)
- C-037 クロスバスイッチ結合マルチプロセッサに適した排他制御機構の提案(C.アーキテクチャ・ハードウェア)
- (229)Web学習教材開発工学の試み(セッション66 e-ラーニング(インターネット・マルチメディア利用教育を含む)VII)
- D-15-28 教材の充実度と学習者の理解度との一関係例
- D-6-3 密結合マルチプロセッサシステム用相互排除機構の提案
- 学習教材の構成に関する一考察
- 密結合マルチプロセッサのバッファ合わせの評価
- 密結合マルチプロセッサシステムにおけるキャッシュメモリの先取り方式の一例
- 密結合マルチプロセッサシステムシミュレータの開発
- 二階層キャッシュをもつマルチプロセッサシステムにおけるアドレス変換機構の実装方式の考察
- A-13-9 ユニバーサル教育向けe-Learning教材のための理解確認問題設計法(A-13.思考と言語,一般講演)
- クロスバ・スイッチ結合型マルチプロセッサのキャッシュ無矛盾化方式の評価
- 密結合マルチプロセッサ環境における各種ソート法の評価
- 密結合マルチプロセッサ用アドレス変換機構