3値論理回路の一構成法
スポンサーリンク
概要
- 論文の詳細を見る
This paper presents new normal forms in three valued logic. These normal forms are very simple. These are using 2nd-NI (Not Inhibit) operation, 2nd-PNI (Pseudo Not Inhibit) operation, OR operation, AND operation and CYCLING operation. Furthermore, these operations are realized by MOS FET circuits. Since 2nd-NI operation, 2nd-PNI operation, OR operation AND operation are monotonic functions, the implementation can be realized by simple electronic circuits. CYCLING operation isn't monotonic, but we show a simple circuit of it.
- 東海大学の論文
著者
関連論文
- 両電源及び単電源仕様演算増幅器に対応するクランプ回路を有する微分形動作単安定マルチバイブレータ
- 演算増幅器とCMOS論理ゲートによる微分形動作無安定マルチバイブレータに関する一考察
- EX-OR/EX-NORゲートによる積分形動作無安定マルチバイブレータの一提案
- ニューラルネットワークを用いた回転およびスケール変換に不変な画像認識システム
- 多相クロック分周器に基づく低ジッタ特性の分周比可変型ディジタルPLL
- 位相状態記憶制御とダブルクロックエッジ検出に基づく分周比可変型ディジタルPLL
- A-1-22 多相クロックを入力とする分周回路の一提案(A-1.回路とシステム,一般講演)
- NAND RS-FFとブートストラップ回路による降下モード形電圧制御発振器に関する一検討
- ブートストラップ回路とシュミットトリガ回路からなる電圧制御発振器の一検討
- A-1-12 アナログ・ディジタル混在型PLLの一検討(A-1. 回路とシステム)
- ファジィ推論を応用したPLLの設計試作に関する研究(3)
- 分周比可変方式による広帯域全ディジタルPLL(通信デバイス・回路)
- ファジィ推論を応用したPLLの設計試作に関する研究(2)
- ファジィ推論を応用したPLLの設計試作に関する研究
- クロックカウント型周波数検出器を用いたリセット方式高速引込みPLL
- 周波数差を利用したリセット方式高速引込みPLLに関する一提案
- 非整数分周器を用いた周波数逓倍型ディジタルPLLに関する一提案
- 高齢化社会に対応した低コストホームオートメーションシステムに関する研究
- パルス数カウント方式による高速引込み・広同期範囲全ディジタルFLL
- 多値論理における環和展開の効率的な方法
- パルス数カウント方式による全ディジタルFLLの一検討
- ワンチップマイコンの初期化に関する一考察
- A-1-55 パルス数カウント方式ディジタルPLLの一検討
- 半クロック動作T/H開路を用いた循環型A-D変換器に関する一提案
- SC無安定マルチバイブレータに基づく同期ループに関する一提案
- RS-FFに基づくCMOS NAND/NORマルチバイブレータに関する一提案
- SI積分回路を応用したパルス列演算回路に関する一提案
- パルス数カウント方式によるディジタル同期ループに関する一提案
- SC回路を応用したパルス列に基づく乗算回路の一提案
- スイッチトキャパシタを応用したパルス数演算回路に関する一提案
- スイッチトキャパシタを用いたノイズレスDC-ACコンバータに関する一提案
- 原始根のべき乗を用いた剰余数系におけるスケーリング法とその応用
- LON(ロ-カルオペレ-ティングネットワ-ク)を用いた制御システムに関する研究
- SCブートストラップ形単安定マルチバイブレータを用いたm倍パルス数発生回路とその応用
- ブートストラップ形無安定マルチバイブレータに基づく電圧制御発振器に関する一提案
- 広帯域特性を有する分周比可変型全ディジタルPLL
- ニューラルネットワークによる未学習パターンの判別
- 演算増幅器とCMOS論理ゲートによる微分形動作無安定マルチバイブレータに関する一考察
- ファジー推論による適応的な学習係数を持つ学習アルゴリズム
- 誤差の自乗和の値によって変化する学習係数を持つニューラルネットワーク
- 出力層での誤差の自乗和の値によって変化する学習係数を持つ階層ニューラルネットワークの学習アルゴリズム
- 拡張TSチャートにおけるモジュール接続用部品について
- DF型TSチャートにおけるモジュールインタフェース部品について
- 周辺LSIにおけるオブジェクト指向のデータベースの設計技法
- 拡張TSチャートのオブジェクト指向表現に関する一考察
- コンピュータ支援型TSチャートの開発環境について(1)
- 3値MCPゲートを用いた3値論理回路の一構成
- NI, NANDおよびCYCゲートを用いた3値順序回路の一構成
- 多値論理関数の一構成
- 3値論理回路の一構成法
- 多値論理関数を単調分解する一手法
- CMOS3値サイクリング回路と3値D-ラッチ回路
- 4値2段負ゲート回路網の構成法とその故障検出
- VHDLのための拡張TSチャートコンパイラー
- DF型TSチャートの解析について
- I^2L論理ゲートによる4値論理回路の構成
- M-AND,M-OR,NOT演算による多値論理関数の標準形
- 禁止演算を用いた4値論理関数の標準形
- TSチャートにおける制御のマクロ構造の分類について
- TSチャートにおける制御のマクロ構造化について
- 木構造化チャートのマクロ化技法
- TSチャートのマクロ解析アルゴリズムの一考察
- デバイスの初期化シーケンス生成支援システム : デバイス選択機能
- デバイスの初期化シーケンス生成支援システム : マンマシンインタフェース
- デバイスの初期化シーケンス生成支援システム : システムの構造
- TSチャートの構造変換についての一考察
- TSチャートの制御構造解析アルゴリズムの一考察
- ソフト開発用データフローチャートとそのコーディング手順について(2)
- TSチャートの表示アルゴリズムについて
- 教育実習用電子計算機シミュレータの製作について
- オートマトンの表現および簡約化の一方法(その2)
- オートマトンの表現および簡約化の一方法(その1)
- Modular演算によるDigital Computerの高速化
- 簡易型ディジタル電圧計の試作(第2報)
- V-F変換器の試作 : 簡易型ディジタルボルトメータ 第2報
- 負ゲートによる3値論理回路の構成
- 3値論理関数の単調分解とその電子回路化
- 3値PLA論理回路の一構成法(第2報)
- 3 値 PLA 論理回路の一構成法(第 1 報)
- M-AND, M-ORおよびCYC演算による3値論理関数の一構成法
- p値M-和積型環和標準形およびM-積和型環和標準形
- 禁止,OR,NOT演算を用いた3値論理関数の簡単化
- 3値Implicationの性質と一標準形
- M-AND,M-OR,NOT演算による3値論理について
- 3値論理回路の一構成法
- NIゲートおよびPNIゲートを用いた3値論理回路の一構成法
- マイクロコンピュータにおけるイタフェース設計支援システムについて
- TSチャート上でのデータフロー構造について
- 拡張TSチャートにおけるオブジェクト指向言語表現の一考察(2)
- TSチャートの構造評価に関する一考察(2)
- TSチャートの構造評価に関する一考察
- 拡張TSチャートにおけるオブジェクト指向言語表現への一考察
- 神経結合モデルを用いた母音認識
- 母音の過渡特性(II)
- 母音の過渡特性
- 積分形動作によるCMOS-XOR/XNORゲートの単安定マルチバイブレータ
- 低電圧で自起動可能な微分形動作のCMOS-XOR/XNOR無安定マルチバイブレータ
- 自起動可能なCMOS-XOR/XNOR積分形無安定マルチバイブレータ
- CMOS-XOR/XNORゲートに基づく微分形動作の単安定マルチバイブレータに関する一提案
- ニューロンCMOSインバータを用いたフラッシュ型AD変換器