3値論理関数の単調分解とその電子回路化
スポンサーリンク
概要
- 論文の詳細を見る
This paper presents a decomposition and an implementation method for the three valued logical functions. By the method, we obtatined an expansion with monotone (increasing) logical functions and ring-sum operations. Using the monotonic characteristics, we reduced other expansion with monotone functions and NOT operations. In the latter part of his paper, we present a three valued logical circuit implementing the expansion. This circuit is constructed by four type switching devices, and each device has its own threshold level and threshold polarity. A three valued ring-sum circuit with two variables is presented for an example. Furthermore, SPICE simulation results of the circuit, replacing switching devive to CMOS-FET, are presented.
- 東海大学の論文
著者
関連論文
- ニューラルネットワークを用いた回転およびスケール変換に不変な画像認識システム
- 多値論理における環和展開の効率的な方法
- ワンチップマイコンの初期化に関する一考察
- ニューラルネットワークによる未学習パターンの判別
- ファジー推論による適応的な学習係数を持つ学習アルゴリズム
- 誤差の自乗和の値によって変化する学習係数を持つニューラルネットワーク
- 出力層での誤差の自乗和の値によって変化する学習係数を持つ階層ニューラルネットワークの学習アルゴリズム
- 拡張TSチャートにおけるモジュール接続用部品について
- DF型TSチャートにおけるモジュールインタフェース部品について
- 周辺LSIにおけるオブジェクト指向のデータベースの設計技法
- 拡張TSチャートのオブジェクト指向表現に関する一考察
- コンピュータ支援型TSチャートの開発環境について(1)
- 3値MCPゲートを用いた3値論理回路の一構成
- NI, NANDおよびCYCゲートを用いた3値順序回路の一構成
- 多値論理関数の一構成
- 3値論理回路の一構成法
- 多値論理関数を単調分解する一手法
- CMOS3値サイクリング回路と3値D-ラッチ回路
- 4値2段負ゲート回路網の構成法とその故障検出
- VHDLのための拡張TSチャートコンパイラー
- DF型TSチャートの解析について
- I^2L論理ゲートによる4値論理回路の構成
- p値論理関数の一簡単化(技術談話室)
- M-AND,M-OR及びNOT演算によるp値論理関数の標準形(技術談話室)
- M-AND,M-OR,NOT演算による多値論理関数の標準形
- 禁止演算を用いた4値論理関数の標準形
- TSチャートにおける制御のマクロ構造の分類について
- TSチャートにおける制御のマクロ構造化について
- 木構造化チャートのマクロ化技法
- TSチャートのマクロ解析アルゴリズムの一考察
- デバイスの初期化シーケンス生成支援システム : デバイス選択機能
- デバイスの初期化シーケンス生成支援システム : マンマシンインタフェース
- デバイスの初期化シーケンス生成支援システム : システムの構造
- TSチャートの構造変換についての一考察
- TSチャートの制御構造解析アルゴリズムの一考察
- ソフト開発用データフローチャートとそのコーディング手順について(2)
- TSチャートの表示アルゴリズムについて
- 教育実習用電子計算機シミュレータの製作について
- オートマトンの表現および簡約化の一方法(その2)
- オートマトンの表現および簡約化の一方法(その1)
- Modular演算によるDigital Computerの高速化
- 簡易型ディジタル電圧計の試作(第2報)
- V-F変換器の試作 : 簡易型ディジタルボルトメータ 第2報
- 負ゲートによる3値論理回路の構成
- 3値論理関数の単調分解とその電子回路化
- 3値PLA論理回路の一構成法(第2報)
- 3値PLA論理回路の一構成法-1-
- 3 値 PLA 論理回路の一構成法(第 1 報)
- M-AND, M-ORおよびCYC演算による3値論理関数の一構成法
- M-NANDゲ-トおよびNOTゲ-トを用いた3値論理回路の構成
- p値M-和積型環和標準形およびM-積和型環和標準形
- p値論理の一標準形(技術談話室)
- 禁止,OR,NOT演算を用いた3値論理関数の簡単化
- 3値Implicationの性質と一標準形
- M-AND,M-OR,NOT演算による3値論理について
- 3値論理回路の一構成法
- NIゲートおよびPNIゲートを用いた3値論理回路の一構成法
- マイクロコンピュータにおけるイタフェース設計支援システムについて
- TSチャート上でのデータフロー構造について
- 拡張TSチャートにおけるオブジェクト指向言語表現の一考察(2)
- TSチャートの構造評価に関する一考察(2)
- TSチャートの構造評価に関する一考察
- 拡張TSチャートにおけるオブジェクト指向言語表現への一考察
- 神経結合モデルを用いた母音認識
- 母音の過渡特性(II)
- 母音の過渡特性
- 単調関数によるブール関数の分解とMOS論理回路合成への応用 (オートマトン理論および言語理論の新展開)
- 第2積和項展開による論理関数の分解とMOS論理回路合成への応用
- 情報処理技術の問題点と研究方法 : ティーチングマシンの将来
- コンピュータ支援型TSチャートの開発環境について(2)
- プログラマブルデバイスの初期化シーケンスの自動生成について(2)
- プログラマブルデバイスの初期化シーケンスの自動生成について(1)
- 多値禁止演算の一標準形
- 禁止ゲートを用いた3値論理回路