スポンサーリンク
株式会社ルネサステクノロジ | 論文
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- 経路並列による順序回路テスト生成の並列化
- 実数値シミュレーションに基づく順序回路用並列テスト生成システム DESCARTES の故障並列に関する評価
- 並列学習操作による冗長故障判定手法
- 並列学習操作による冗長故障判定手法
- 167MHz0.4W1.2GFLOPSプロセッサ向け浮動小数点演算ユニットの開発
- 1V以下で動作可能なトリミングフリーCMOSバンドギャップ基準電圧発生回路(アナログ・デジアナ・センサ,通信用LSI)
- D-18-5 動的再構築方式ピクセルキャッシュの検討(D-18.リコンフィギャラブルシステム,一般講演)
- パイプラインド階層検索とシフト冗長技術を用いた4.5MbダイナミックTCAMの開発(新メモリ技術,メモリ応用技術,一般)
- 45nm CMOSにおけるばらつき低減を目的とした基板バイアス制御技術の提案(学生・若手研究会)
- エラー検出FFを用いたDVSにおけるShort Path PenaltyとOR-Tree Latencyの低減手法(招待講演1,物理設計及び一般)
- C-12-36 プロセッサ動作エラー検出のための命令レベルプログラミング手法(C-12.集積回路,一般セッション)
- TA-1-7 高速マイコンの物理設計技術